RX-Mikrocontroller - elektronik industrie

EMV
Bild 5: Prinzip des EMV-Designs, es beinhaltet Schaffung verlässlicher
Module, Schutz empfindlicher Signale durch Filterung sowie Routing und
Bedeutung des Steckerbereichs, der Störungen von außerhalb abblockt.
Bild 7: Niederohmige Anbindung des Blockkondensators an die
Versorgungspins des µC. Die Anbindung zum Versorgungssystem (V CC
/
GND) kann dagegen hochohmig sein, was die Störausbreitung reduziert.
Bilder: AVL-Trimerics
Bild 6: Ein Massekonzept ist von verschiedenen Kriterien abhängig. Eine
sternförmige Anordnung ist eine gute Alternative zum Multilayer und für
zweilagige Leiterplatten der Favorit.
Bild 8: Links die 1,5 V-Versorgung unterhalb des BGAs, Versorgungspins
über jeweils einen Kondensator. Rechts die 1,5 V-Versorgung unterhalb
des BGAs, Versorgungspins über Fläche optional über Ferrite.
gensburg. Typische EMV-Probleme sind leitungsgebundene Störungen,
bedingt durch Schaltfrequenzen und deren Harmonische
im tieferen Frequenzbereich. Des Weiteren Überkopplungen andere
Signale auf die Leiterplatte oder im Kabelbaum. Unkontrollierte
Rückstrompfade zum Beispiel auf das Chassis (sollten vermieden
werden) erzeugen Common-Mode-Störungen hoher Amplitude.
Bei Aufwärtsreglern erzeugt ein hohes du/dt E-Feldauskopplungen,
diese entstehen auch durch thermische Vias bei Schalttransistoren
(Bild 3). H-Felder entstehen durch Stromänderungen im
Kommutierungskreis und Arbeitsspulen erzeugen Störfelder am
Luftspalt sowie bei „offenen“ Spulen. Ein weiteres Problem ist der
Reverse-Recovery-Effekt, sprich steile Stromtransienten bei Dioden.
Diese führen zu HF-Störungen und Klingeln mit breitem
Spektrum wegen der Nichtlinearität der parasitären Sperrschichtkapazität.
Abhilfe schafft hier der Einsatz von Schottky-Dioden,
wobei dann Abstriche bei den Leckströmen gemacht werden müssen,
die ab 100 °C deutlich ansteigen. Ein weiterer Ansatz zur Verbesserung
der EMV ist der Discontinuous Mode, der mehrere Vorteile
bietet, wie in Bild 4 gezeigt. Beim Discontinuous Mode muss
allerdings der verkleinerte Regelbereich beachtet werden und sein
Nachteil bei stark schwankenden Lasten. Weitere wesentliche
Tipps sind der Einsatz von NF- und HF-Filtern.
EMV auf Leiterplattenebene
Die Einführung über die „EMV auf Leiterplattenebene“ übernahm
der Moderator Hartwig Reindl, der als Ursache für EMV-Probleme
„unsauberes Arbeiten“ nannte. EMV-gerechtes Layout beginnt bei
der Erstellung des Stromlaufplans. Da sollte man „jedes“ Bauteil
Funktionsgruppen/Modulen zuordnen, auf einen korrekten Massebezug
achten und die richtige Platzierung (getrennt nach Analog-,
Power- und Digitalteil und so weiter) der Komponenten (Bild
5). Dabei sollte der EMV-Spezialist und nicht der PCB-Layouter
das Massesystem vorgeben. Sinnvoll ist die Bewertung der Abstrahlung
des Moduls mittels analoger Simulation.
Bei der Auslegung der Masse kann nach folgenden Konzepten
unterschieden werden (Bild 6): Vermaschung, flächige Masse und
sternförmige Masse. Mitentscheidend, welches Konzept zum Einsatz
kommt, sind die LP-Technologie (Zahl der Lagen), der Strombedarf,
der Platz und die Schaltungsart (HF-Power, Analog-Eingangsteil,
hoher Takt, High Speed und so weiter). Ein breitbandiges
Ausfallverhalten bei der Störfestigkeit lässt sich oft auf ein ungenügendes
Massesystem zurückführen; ein schmalbandiges
Ausfallverhalten eher auf einzelne Bauelemente. Gut ist in jedem
Fall eine durchgehende Masselage, die sich beispielsweise beim
Multilayer realisieren lässt.
Beim Einsatz von Blockkondensatoren, ist eine Anordnung nach
Bild 7 anzustreben. Hierbei liefert der Kondensator den benötigten
hohen Strom im Zeitbereich, deshalb sollte die Verbindung zum
µC mit der maximalen Leiterbreite bei minimaler Leiterlänge erfolgen.
Die Anbindung zum Versorgungssystem (V CC
/GND) kann
dagegen hochohmig sein, was die Störausbreitung reduziert.
BGAs wurde ein eigenes Kapitel des Vortrags gewidmet. Durch
Zusammenarbeit mit den IC-Herstellern ließ sich ein verbessertes
Ballout erreichen. Bild 8 zeigt zwei Designs, die eine zusätzliche
Filterung über Längsferrite oder Längswiderstände zulassen.
High-Speed-Design und Signalintegrität
„High-Speed-Design und Signal Integrity (SI)“ war das Thema von
Wolfgang Röhrner, EMV Simulation, AVL Trimerics, Regensburg.
Entscheidendes Kriterium beim High-Speed-/Low-Speed-Design
ist die Signalanstiegszeit, nicht nur die Frequenz. Und wo es eng
wird, kann mit einer Daumenregel abgeklärt werden: Als kritische
Anstiegszeit gilt t r
< 2,5 x t pd
(t r
=rise time, t pd
=propagation delay).
Bei einer t pd
von 600 ps und einer Flankensteilheit/Anstiegszeit von
500 ps liegt die kritische Länge bei 3 cm. Bei 1 ns wird es ab 6 cm
kritisch und bei 2 ns ab 12 cm. Anstiegs- und Abfallzeit sowie der
Ausgangswiderstand (Hi/Lo) können bei digitalen I/Os stark unterschiedlich
sein. Die Eingangskapazität kann 3 bis 15 pF betragen.
Einfluss haben diese Größen auf die Signalintegrität, hinzu
kommt noch der starke Einfluss der Leiterplatte. (ah)
n
Der Autor: Siegfried W. Best ist freier Redakteur in Regensburg.
68 elektronik industrie 02/2013
www.elektronik-industrie.de