Rezumat teza Alin Tisan - Facultatea de Electronica ...

Rezumat pag. 11
Figura 7.8. Reprezentarea biţilor de enable scriere memorie pondere
.
7.2.8 Implementarea hardware ale reţelelor neuronale cu autoorganizare şi învăţare on-chip
Implementarea hardware a topologiei reţelei neuronale cu autoorganizare şi învăţare on-chip a constat în: 7
neuroni în stratul de intrare şi 25 neuroni în stratul de ieşire.
Din analiza datelor am concluzionat că pentru fiecare neuron din stratul de ieşire sunt necesare câte 32
LUT-uri, 2 blocuri DSP dedicate XtremeDSP şi câte un bloc RAMB dedicat pentru implementarea blocului
neuronal şi un număr constant (indiferent de numărul de neuroni din reţeaua neuronală) de 12 multiplicatoare
de dedicate şi 925 LUT-uri.
Neuronii de pe stratul de intrare nu contribuie semnificativ la utilizarea resurselor circuitului FPGA.
Luând în considerare aceste rezultate se poate face o estimare apriorică a consumului de resurse exprimat
în blocuri RAM, DSP48 şi LUT-uri pentru o anumită arhitectură a reţelei adoptate:
Nr blocuri RAM = No
Nr blocuri DSP = 2No + 12bloc
calc
(ec.7.9)
Nr LUT − uri = 32 N + 925
o bloccalc
unde: No este numărul de neuroni de pe stratul de ieşire iar bloc calc sunt blocurile implicate în calcul
ponderilor neuronilor din stratul de ieşire
În acest mod se poate previziona că numărul maxim de neuroni ce pot fi implementaţi şi care să utilizeze
strict blocurile Block RAM şi XtremeDSP sunt de 95 neuroni în stratul de ieşire ce vor utiliza un număr de
3965 LUT-uri din cele 30720 disponibile. În cazul în care neuronii folosesc multiplicatoarele distribuite si
blocurile Block RAM se mai pot implementa încă 42 de neuroni ce ar utiliza ţinând cont de consumul de
resurse la implementarea blocurilor XtremeDSP restul de 26755 de LUT-uri. Numărul total de neuroni
implementabili în circuitul 4VSX35 este de aproximativ 135.
7.3 Realizarea bibliotecii de componente
Biblioteca de componente necesare proiectării reţelelor neuronale cu autoorganizare cu antrenare onchip,
a presupus realizarea unor module de calcul specifice, ce au capabilitatea de a fi reconfigurate şi
gruparea acestora intr-o bibliotecă denumită SOM.
Blocurile proiectate sunt grupate în blocuri de control, blocuri neuronale, blocul de selectare vecinătate,
blocul de selectare neuron câştigător şi blocul de setare stare a semnalului de activare a memoriei de ponderi
şi blocul de calcul al funcţiei de scalare a ponderilor. Crearea bibliotecii am realizat-o cu ajutorul Toolboxului
Xilinx System Generator din cadrul Simulink al mediului de calcul MATLAB.
7.4 Concluzii şi contribuţii
In acest capitol am prezentat implementarea reţelelor neuronale cu autoorganizare şi antrenare on-chip şi
am propus o metodă de proiectare a unei reţele neuronale SOM cu ajutorul componentelor predefinite
realizate de autor.
Blocurile de proiectare a reţelei SOM propuse sunt:
Blocul neuronal. În cadrul acestui bloc am propus două arhitecturi ale unităţii neuronale de calcul
“neuron_distribuit” şi “neuron_XtremeDSP” pentru a da posibilitatea creării unor straturi neuronale cu un
număr mai mare decât numărul de blocuri dedicate XtremeDSP (blocurile ce conţin multiplicatoarele
dedicate). Pentru compararea celor doua arhitecturi am realizat o sinteză a frecvenţelor maxime de utilizare şi
a consumului de resurse necesar implementării neuronului prin intermediul blocurilor XtremeDSP, a
multiplicatoarelor dedicate şi a acumulatoarelor.
Blocul de control. Blocul de control este descris în VHDL şi implementat prin intermediul unui bloc
Black box. Rolul acestui bloc este acela de a seta semnalele de control ale elementelor de calcul din stratul
neuronal şi din blocul de selectare a neuronului câştigător