Rezumat teza Alin Tisan - Facultatea de Electronica ...

UNIVERSITATEA TEHNICĂ DIN CLUJ NAPOCA
FACULTATEA DE ELECTRONICĂ, TELECOMUNICAŢII
ŞI TEHNOLOGIA INFORMAŢIEI
Ing. Alin Saşa TISAN
Rezumatul tezei de doctorat
Contribuţii privind studiul, sinteza si
implementarea unor aplicaţii cu sisteme de senzori
inteligenţi. Nasul electronic
Cluj-Napoca,
2008
Conducător ştiinţific:
Prof. Dr. Ing. Lelia FEŞTILĂ

UNIVERSITATEA TEHNICĂ DIN CLUJ NAPOCA
FACULTATEA DE ELECTRONICĂ, TELECOMUNICAŢII
ŞI TEHNOLOGIA INFORMAŢIEI
COMPONENŢA COMISIEI DE DOCTORAT
PREŞEDINTE: Prof.dr.ing. Marina Ţopa, Decan
Facultatea de Electronică, Telecomunicaţii şi Tehnologia
Informaţiei
Universitatea Tehnică din Cluj-Napoca
CONDUCĂTOR ŞTIINTIFIC: Prof.dr.ing. Lelia Feştilă
Facultatea de Electronică,Telecomunicaţii şi Tehnologia
Informaţiei
Universitatea Tehnică din Cluj-Napoca
MEMBRI: Prof.dr.ing. Mircea Bodea
Facultatea de Electronică, Telecomunicaţii şi Tehnologia
Informaţiei
Universitatea “Politehnica” din Bucureşti
Prof.dr.ing. Claudius Dan
Facultatea de Electronică, Telecomunicaţii şi Tehnologia
Informaţiei
Universitatea “Politehnica” din Bucureşti
Prof.dr.ing. Sorin Hintea
Facultatea de Electronică, Telecomunicaţii şi Tehnologia
Informaţiei
Universitatea Tehnică din Cluj-Napoca

Cuprins
Capitolul I. Introducere................................................................................................................................................ 1
1.1 Obiective şi soluții ale tezei .................................................................................................................................................. 1
1.2 Obiectivele specifice ............................................................................................................................................................. 2
1.3 Contribuții aduse .................................................................................................................................................................. 2
Capitolul II. Sistemul olfactiv artificial ............................................................................................................................................ 3
2.1 Sistemul olfactiv biologic ...................................................................................................................................................... 3
2.2 Mecanismele biologice de recunoaştere a mirosului ............................................................................................................ 3
2.3 Conceptul de Nas Electronic ................................................................................................................................................. 3
2.4 Nasul electronic .................................................................................................................................................................... 3
2.5 Senzori pentru un Sistem Olfactiv Artificial .......................................................................................................................... 3
2.6 Sisteme olfactive artificiale actuale ...................................................................................................................................... 3
2.7 Aplicații ................................................................................................................................................................................ 3
Capitolul III. Soluții de achiziție a semnalelor unui sistem olfactiv artificial .................................................................................... 4
Capitolul IV. Tehnici de analiză inteligentă a semnalelor unui sistem senzorial olfactiv .................................................................. 4
Capitolul V. Implementări hardware ale rețelelor neuronale artificiale .......................................................................................... 4
Capitolul VI. Soluții de proiectare şi implementare a sistemului de recunoaştere .......................................................................... 5
Capitolul VII. Implementarea hardware a rețelelor neuronale cu autoorganizare .......................................................................... 6
7.1 Funcții de implementat ........................................................................................................................................................ 6
7.2 Arhitectura rețelelor neuronale cu autoorganizare şi învățare on‐chip ............................................................................... 6
7.2.1 Modelul hardware al neuronului ..................................................................................................................................... 7
7.2.2 Stratul neuronal .............................................................................................................................................................. 7
7.2.3 Blocul de control ............................................................................................................................................................. 8
7.2.4 Blocul de selectare a neuronului câştigător .................................................................................................................... 8
7.2.5 Blocul de selectare a vecinătății ...................................................................................................................................... 8
7.2.6 Blocul generator eta_beta ............................................................................................................................................... 9
7.2.7 Blocul generator we ...................................................................................................................................................... 10
7.2.8 Implementarea hardware ale rețelelor neuronale cu autoorganizare şi învățare on‐chip ........................................... 11
7.3 Realizarea bibliotecii de componente ................................................................................................................................. 11
7.4 Concluzii şi contribuții ......................................................................................................................................................... 11
Capitolul VIII. Implementarea hardware a rețelelor neuronale feedforward multistrat ................................................................ 13
8.1 Funcții de implementat ...................................................................................................................................................... 13
8.2 Modelul hardware al neuronului ........................................................................................................................................ 13
8.2.1 Implementarea funcție de activare ‐ Funcția Sigmoid ................................................................................................... 14
8.3 Stratul neuronal ................................................................................................................................................................. 18
8.4 Blocul de control ................................................................................................................................................................. 18
8.5 Blocul de calcul al erorilor şi a ponderilor stratului de ieşire .............................................................................................. 19
8.6 Blocul de calcul al ponderilor stratului ascuns .................................................................................................................... 19
8.7 Arhitectura rețelei neuronale FF‐BP cu învățare on‐chip .................................................................................................... 20
8.8 Realizarea bibliotecilor de componente ............................................................................................................................. 21
8.9 Concluzii şi contribuții ......................................................................................................................................................... 21
Capitolul IX. Aplicații cu sistemul olfactiv artificial ....................................................................................................................... 23
9.1 Introducere ......................................................................................................................................................................... 23
9.2 Senzorii pentru aplicație ..................................................................................................................................................... 23
9.3 Sistemul de eşantionare a probei volatile .......................................................................................................................... 23
9.3.1 Gazul de referință .......................................................................................................................................................... 24
9.3.2 Camera de recoltare ...................................................................................................................................................... 24
9.3.3 Pompa electrică ............................................................................................................................................................. 24
9.3.4 Camera de test .............................................................................................................................................................. 24
9.4 Circuitul de interfațare ....................................................................................................................................................... 24
9.5 Achiziția datelor ................................................................................................................................................................. 24
9.5.1 Determinarea timpului de absorbție ............................................................................................................................. 26
9.5.2 Determinarea timpului de desorbție ............................................................................................................................. 26
9.6 Procesarea datelor ............................................................................................................................................................. 26
9.6.1 Manipularea valorilor de răspuns ................................................................................................................................. 26
9.6.2 Extragerea trăsăturilor .................................................................................................................................................. 28
9.7 Recunoaşterea tiparelor ..................................................................................................................................................... 28
9.7.1 Rețeaua neuronală FF‐BP .............................................................................................................................................. 28
9.7.2 Simularea rețelelor FF‐BP .............................................................................................................................................. 30
9.8 Concluzii şi contribuții ......................................................................................................................................................... 31
Capitolul X. Contribuții originale şi direcții de continuare a cercetării .......................................................................................... 33
10.1 Contribuții originale............................................................................................................................................................ 33
10.2 Direcții de continuare a cercetării ...................................................................................................................................... 35

Rezumat pag. 1
Capitolul I
Introducere
In ultimii zece ani, sistemele olfactive artificiale au generat un interes deosebit pentru potenţialul de
rezolvare a unor game largi de probleme ce se regăsesc in cele mai diverse domenii ce pornesc de la cele deja
consacrate ca industria farmaceutică, ingineria chimica, monitorizarea mediului, industria alimentară si ajung
la domenii care până nu demult erau doar concepte teoretice cum sunt telechirurgia, identificarea situaţiilor
de criză, diagnosticarea medicală neinvazivă şi nu în ultimul rând identificarea persoanelor pe baza tehnicilor
biometrice.
Dezvoltarea de sisteme olfactive artificiale este cu atât mai atractivă cu cât încercarea de imitare a
simţului olfactiv biologic, alături de cel gustativ, este departe de a egala performanţele obţinute în realizarea
de sisteme artificiale corespunzătoare celor trei simţuri biologice ca simţul vizual, auditiv şi cel tactil pentru
care senzorii acestor sisteme depăşesc cu mult performanţele receptorilor biologici.
Cu toate acestea, folosirea sistemelor olfactive artificiale in locul simţului olfactiv biologic rezidă din
faptul că subiecţii umani prezintă o mare subiectivitate in recunoaşterea de substanţe olfactive şi sunt adesea
afectaţi de condiţiile fizice şi mentale. In consecinţă, nevoia unui instrument care să mimeze simţul olfactiv
biologic şi care să poată furniza o estimare obiectivă, calitativă şi cantitativă este imperios necesară.
Realizarea unui astfel de instrument, deci a unui nas electronic, presupune crearea unui dispozitiv capabil să
detecteze şi să recunoască un spectru cât mai larg de compuşi organici volatili. Astfel că structura nasului
electronic va cuprinde un sistem senzorial necesar detectării semnalelor olfactive şi un modul de
recunoaştere a semnalelor detectate.
Din acest motiv direcţiile principale in dezvoltarea sistemelor olfactive artificiale se împart în:
• crearea de senzori cu parametrii cât mai apropiaţi de receptorii olfactivi biologici
• dezvoltarea unui sistem de recunoaştere care să imite cât mai bine modul de funcţionare a creierului uman
Direcţia de cercetare în această teză o va constitui dezvoltarea unui sistem olfactiv artificial bazat pe o
platformă inteligentă cu capabilităţi de învăţare si adaptare, care sa recunoască amprenta biometrică a
persoanelor de identificat.
Dezvoltarea unei astfel de platforme va presupune implementarea hardware in circuite FPGA a
diferitelor reţele neuronale artificiale prin intermediul mediului Matlab, ISE şi EDK, prin crearea de
biblioteci de componente predefinite necesare implementării unei structuri de calcul de tip neuronal si
setarea de către utilizator a acestor componente in vederea creării, in principiu, a oricărei reţele neuronale.
Avantajul folosirii acestei metode consta in posibilitatea de adaptare a reţelei neuronale in funcţie de o
aplicaţie dată: in funcţie de tipul si numărul senzorilor folosiţi in cadrul sistemului olfactiv artificial, de
concentraţia moleculelor organice volatile din gazul de analizat, de condiţiile mediului ambiant, etc.
Domeniul abordat ca aplicaţie în această teză se referă la identificarea sortimentului de cafea prezentate.
A fost aleasă cafeaua pentru compoziţia complexă a acesteia: în literatură sunt raportate peste 700 de
molecule volatile diferite, şi pentru faptul că nici una dintre aceste molecule nu poate de una singură să
reprezinte în mod definitoriu un anumit sortiment de cafea. Din acest motiv un anumit tip de cafea va putea
fi identificat doar prin luare în considerare a întregului spectru de semnături specifice moleculelor volatile
constituente.
1.1 Obiective şi soluţii ale tezei
Teza îşi propune realizarea unui mediu integrat hardware-software care sa permită dezvoltarea rapidă a
unui sistem inteligent folosind următoarele resurse:
- senzori specifici aplicaţiei,
- module hardware care pot fi uşor interconectate,
- module, descrise cu ajutorul limbajul de programare grafică Labview, de gestionare a modulului de
analogic de achiziţie („instrumente virtuale”),
- module descrise în limbajul de programare MCode (Matlab) pentru preprocesarea semnalului şi pentru
extragerea trăsăturilor,
- reţele neuronale artificiale (utilizate pentru recunoaşterea tiparelor);
Având acest cadru, dezvoltarea unui sistem de identificare a diferiţilor compuşi chimici olfactivi, constă
in proiectarea şi sinteza unor module (descrise in Labview şi MCode) pentru modulul de achiziţie folosit şi a
unor reţele neuronale specifice aplicaţiei.
Implementarea unui sistem de recunoaştere a diverselor tipare (semnătura moleculelor organice olfactive)
folosind reţele neuronale implementate in circuite logice programabile de tip FPGA (Field Programmable
Gate Arrays), reprezintă un pas important in crearea de sisteme senzoriale inteligente.

Rezumat pag. 2
1.2 Obiectivele specifice
Obiectivele specifice ale acestei teze sunt:
- dezvoltarea diferitelor soluţii de preprocesare a semnalelor generate de diferitele tipuri de senzori chimici
- implementarea hardware in circuitele FPGA a soluţiilor privind implementarea in FPGA a algoritmilor de
recunoaştere a tiparelor prin intermediul reţelelor neuronale artificiale.
- crearea bibliotecilor de componente predefinite necesare implementării unei structuri de calcul de tip
neuronal specifice
- crearea reţelei neuronale prin setarea de către utilizator a acestor componente
- crearea sistemului experimental necesar achiziţiei amprentelor olfactive
- creşterea gradului de inteligenţă a sistemului de recunoaştere implementat
Implementarea hardware in circuitele FPGA a reţelelor neuronale artificiale se va face prin intermediul
mediului de programare Matlab si a toolbox-ului Simulink.
In prezent, reţelele neuronale sunt construite software prin setarea numărului de neuroni, a numărului de
straturi, a modului de propagare a semnalului si a metodei de învăţare si antrenate software in vederea
stabilirii ponderilor care sa răspundă cel mai bine cerinţelor algoritmului de recunoaştere ales. Toate acestea
fac ca odată implementata hardware, reţeaua neuronala respectivă si implicit circuitul hardware realizat, sa
poată fi folosita doar la recunoaşterea tiparelor iniţiale.
Soluţia propusă în această teză privind conferirea de autonomie circuitelor hardware de recunoaştere a
tiparelor constă in realizarea unor blocuri de calcul neuronale capabile sa-si autoreconfigureze ponderile
calculate in funcţie de o anumita regula de învăţare, independent de un sistem de calcul ajutător si anume de
un PC. In acest fel reţeaua neuronala folosită va putea sa se adapteze, intr-o anumita plaja a valorilor, in mod
continuu la modificările de factorilor externi.
O altă soluţie propusă, ce ar putea sa-i confere o autonomie totala fata de sisteme de calcul exterioare,
constă in realizarea unei sistem de dezvoltare, capabil să reconfigureze in mod automat FPGA-ul folosit in
funcţie de o aplicaţie dată – practic sistemul de recunoaştere va fi capabil sa se autoreconfigureze hardware
la parametrii optimi (tip de reţea neuronale, număr de neuroni, număr de straturi, etc.) in funcţie de orice
situaţie nouă ivită. Cu alte cuvinte, sistemul hardware va putea învăţa si acumula cunoştinţe in mod continuu.
1.3 Contribuţii aduse
În această teză, principala preocupare este de a integra sistemul senzorial olfactiv alături de un sistem de
recunoaştere a tiparelor cu funcţii de autoreconfigurare şi de învăţare continuă necesare abilităţilor de
adaptare la multitudinea de factori variabili ce apar inerent în aplicaţiile de recunoaştere a amprentelor
biometrice olfactive.
În concluzie, aşa cum s-a explicat în prezentarea obiectivelor, au fost aduse un număr relevant de
contribuţii. Aceste contribuţii specifice cuprind:
- dezvoltarea unei metode noi de creare a reţelelor neuronale artificiale;
- folosirea circuitelor reconfigurabile FPGA în locul sistemelor hardware clasice (microcontrolere, DSPuri,
ASIC-uri);
- realizarea de algoritmi implementabili în FPGA de emulare a comportării reţelelor neuronale specifice
aplicaţiei;
- realizarea algoritmilor de autoreconfigurare a sistemului de recunoaştere;
- realizarea driverelor pentru modului analogic de achiziţie;
- dezvoltarea modulelor de procesare a semnalelor;
- implementarea hardware in circuitele FPGA a sistemului de recunoaştere şi control;
- realizarea standului experimental de achiziţie a amprentei olfactive;
- crearea unei baze date cu amprente olfactive.

Rezumat pag. 3
Capitolul II
Sistemul olfactiv artificial
Scopul acestui capitol este acela de a face o descriere cuprinzătoare a stadiului actual al domeniul
sistemelor olfactive electronice. Capitolul va centraliza cele mai relevante aspectele ale cercetării şi
dezvoltării senzorilor de gaz, a tehnicilor de recunoaştere a tiparelor aplicate datelor provenite de la senzori
şi a aplicaţiilor ce au contribuit la dezvoltarea sistemelor olfactive artificiale. Acest capitol se doreşte a fi
unul de informare la nivel teoretic fundamental şi de sintetizare a informaţiilor ce se regăsesc în literatura de
specialitate.
2.1 Sistemul olfactiv biologic
Încercarea de imitare a sistemului olfactiv biologic a făcut ca cercetările în domeniu să cunoască o
dezvoltare semnificativă în ceea ce priveşte senzorii folosiţi la detectarea moleculelor organice volatile şi
procesele cognitive implicate în recunoaşterea acestor molecule. Însă, performanţele nasului electronic sunt
departe de cele ale sistemului biologic şi din cauza faptului că există numeroase zone neacoperite ştiinţific a
sistemului olfactiv uman.
2.2 Mecanismele biologice de recunoaştere a mirosului
Funcţiile chimice ce declanşează la om recunoaşterea mirosurilor sunt încă din păcate necunoscute. Se
presupune că celulele receptoare pot reacţiona la mai mult din un singur tip de moleculă odorizantă, dar
oricum mecanismul de reacţie la molecula odorizantă este diferit si depinde de fiecare tip de moleculă.
Numeroase regiuni ale creierului sunt implicate in procesul olfactiv de recunoaştere ce poate implica
următoarele mecanisme: discriminarea percepţiilor conştiente, încărcarea şi reproducerea senzaţiilor,
imprimarea şi memorarea lor.
2.3 Conceptul de Nas Electronic
Folosirea senzorilor chimici la măsurarea şi analizarea odoranţilor a dus la dezvoltarea unui domeniu aflat
într-o continua extindere ce a acaparat atenţia specialiştilor din domeniul senzorial şi al sistemelor de
recunoaştere şi s-a concretizat prin dezvoltarea a numeroase variante de dispozitive senzoriale şi de tehnici
de procesare a datelor bazate de exemplu pe reţelele neuronale artificiale RNA, analiza componentelor
principale ACP şi tehnicile fuzzy [13].
2.4 Nasul electronic
Principiul ce stă la baza identificării mirosurilor este faptul că fiecare miros lasă o amprentă caracterizată
de semnalele electrice rezultate în urma conversei reacţiei chimice ale fiecărui senzor din cadrul matricei
senzoriale a sistemului olfactiv artificial. Aceste semnale electrice sunt măsurate şi procesate, de obicei sub
formă digitală, după care sunt aplicate tehnicile de extragere a trăsăturilor cu scopul de a reducere
complexitatea semnalelor sistemului multisenzorial. Ultima etapă în procesul de identificare este aplicarea
sistemului de recunoaştere, ce aprioric a fost antrenat în clasificarea bazată pe o colecţie de răspunsuri
preidentificate [12,28].
2.5 Senzori pentru un Sistem Olfactiv Artificial
Sistemul senzorial poate fi compus dintr-un şir de senzori chimici în care fiecare senzor este sensibil la un
anumit tip de substanţă chimică, sau poate fi compus dintr-un singur dispozitiv de detecţie (de ex.
cromatograful sau spectrometrul) sau poate fi o combinaţie a celor două. Fiecare compus volatil va produce
prin intermediul sistemului senzorial o semnătură caracteristică. Prin expunerea senzorilor la mai mulţi
odoranţi (compuşi chimici volatili) se va construi o bază de date de semnături proprii fiecărui analit, necesară
procesului de antrenare a sistemului de recunoaştere a tiparelor.
Senzorii chimici ce îndeplinesc cerinţele unui sistem olfactiv artificial sunt: semiconductori cu oxizi ai
metalelor, polimerii conductori (CP), senzorii piezoelectrici (QMB, SAW, BAW), tranzistorii chimici cu
efect de câmp (ChemFET), senzorii capacitivi, senzorii cu fibra optică (FO).
2.6 Sisteme olfactive artificiale actuale
Principalii producători de sisteme olfactive artificiale sunt: Alpha M.O.S., Smiths Detection (Cyrano
Science, Inc.), Moses II (Lennartz Electronic GmbH), Kamina (Karlsruhe Reserch Center), Nordic Sensor
Technologies AB, Marconi Applied Technologies, Osmetech Microbial Analyser (OMA).
2.7 Aplicaţii
Principalele aplicaţii ale sistemelor olfactive artificiale comerciale sunt în domeniul asigurării calităţii
alimentelor, în industria farmaceutică, diagnosticări medicale, monitorizarea mediului, securitate şi aplicaţii
militare, identificarea persoanelor pe baza tehnicilor biometrice olfactive

Rezumat pag. 4
Capitolul III
Soluţii de achiziţie a semnalelor unui sistem olfactiv artificial
În acest capitol am analizat o serie de soluţii de condiţionare si preprocesare a semnalelor provenite de la
senzorii chimici rezistivi de tip MOS dintr-un sistem olfactiv artificial, precum şi analiza datelor generate de
senzorii chimici rezistivi. De asemenea am prezentat componenta software şi hardware ce constituie interfaţa
între blocul senzorial şi modulul de recunoaştere a tiparelor.
S-au analizat circuitele de interfaţare specifice senzorilor de gaz folosiţi în sistem, senzori rezistivi MOS.
În scopul liniarizării răspunsului senzorilor şi al implementării diferitor funcţii de compensare
(temperatura, umiditate) s-au examinat o serie de circuite analogice de condiţionare specifice senzorilor
folosiţi. Pentru ca datele generate de senzori să se înscrie în parametrii ceruţi de modulul de recunoaştere,
acestea trebuie preprocesate cu ajutorul algoritmilor de preprocesare propuşi, [10].
În cadrul capitolului s-a subliniat faptul că alegerea unui circuit de interfaţare, a unui circuit analogic de
condiţionare şi aplicarea algoritmilor de preprocesare sunt esenţiali în atingerea unor performanţe optime a
sistemului olfactiv artificial.
În final, am analizat performanţele şi arhitectura blocurilor constituente platforma de achiziţie de date
propusă, şi s-a subliniat avantajele folosirii acesteia. În acest scop am realizat o analiză a modului în care
influenţa factorilor de mediu asupra semnalelor unui chemosenzor poate fi compensată.
Soluţia propusă în cazul achiziţiei datelor constă dintr-un sistem de achiziţie PCI-MIO-16E-1 a căror
caracteristici de performanţa sunt analizate.
Capitolul IV
Tehnici de analiză inteligentă a semnalelor unui sistem senzorial olfactiv
Datorită naturii datelor furnizate de senzorii unui sistem olfactiv artificial, algoritmul de recunoaştere
necesar trebuie să fie unul cât mai „puternic”, astfel încât să fie capabil să facă faţă analizării datelor
neliniare, să se poată auto-organiza, generaliza, învăţa şi să tolereze erorile (zgomotele), [14].
În încercarea de a mima modelul biologic de recunoaştere dezvoltat de creierul uman, s-a emis ipoteza
conform căreia algoritmul matematic folosit trebuie dezvoltat în urma analizării tiparelor. Astfel că, s-au
creat diferiţi algoritmi de recunoaştere de inspiraţie biologică: reţele neuronale artificiale, sisteme fuzzy,
algoritmi genetici, sisteme neuro-fuzzy, etc., care să prezinte proprietăți asemănătoare cu cele ale creierului:
de asociere, generalizare, căutare (calcul) paralel, învăţare şi flexibilitate.
În literatură există numeroase lucrări ce atestă folosirea unui număr mare de tehnici de analiză a tiparelor
unui sistem olfactiv artificial. În acesta teză s-au abordat doar tehnicile inteligente de analiză deoarece doar
acestea fac scopul implementărilor în circuitele logice reconfigurabile.
Din analiza tehnicilor de analiză abordate, particularităţile şi cerinţele care trebuie să le îndeplinească un
sistem olfactiv artificial sunt determinate de următorii factori: o dimensiune cât mai mică a tiparului de
recunoscut faţă de cea generată de aplicaţiile clasice (spectroscopia sau cromatografia) concretizată printr-o
reducere substanţială a resurselor hardware şi de timp necesare clasificării odoranţilor ţintă; operare cu
acelaşi grad de succes şi în medii şi situaţii noi neacoperite de procesul de antrenare
Din păcate nu există nici un algoritm de clasificare care să poată îndeplini concomitent toate cerinţele
unui sistem de recunoaştere ideal, dar există studii, ce pot să indice pentru o anumită aplicaţie un algoritm de
clasificare optim.
Capitolul V
Implementări hardware ale reţelelor neuronale artificiale
In acest capitol am realizat un studiu privind tehnicile de implementare a reţelelor neuronale artificiale. De
asemenea sunt prezentate avantajele şi dezavantajele implementărilor hardware analogice şi digitale, hibride
analogice-digitale şi hibride hardware-software şi am pus în evidenţă tehnicile de paralelizare în cazul
reţelelor neuronale insistându-se asupra celor cu propagare înainte şi cu autoorganizare [20, 29].
Din analiza raportărilor din literatură se poate spune că în funcţie de numărul de circuite ce se doresc a fi
produse, consumul energetic al acestora, rata de eşantionare, dimensiuni, precizie, repetabilitate sunt
preferate un anumit tip de implementare. Astfel vom avea implementări analogice dacă se doreşte o
producţie în serie mare, un consum redus de putere, rată de eşantionare mare, ponderi fixe şi cu o precizie
mică, dimensiuni mici. Se vor prefera implementările digitale cu memorie pe chip atunci când sunt necesare
o precizie mai mare, repetabilitate mare, sensibilitate mică la perturbaţii, testabilitate mai bună, flexibilitate
mai mare şi compatibilitate cu alte tipuri de procesare, de obicei pentru reţele neuronale de dimensiuni mai
mici.

Rezumat pag. 5
Avantajul implementărilor digitale, faţa de cele analogice constau în uşurinţa realizării acestora, aceasta şi
datorită existenţei programelor de proiectare asistată şi în gradul mare de flexibilitate al circuitelor obţinute.
În cazul implementărilor analogice acestea sunt mult mai greu de proiectat fiind potrivite producţiile de serie
mare sau aplicaţii foarte specifice, dar au un consum de putere redus şi o frecvenţa de eşantionare ridicată.
Folosirea circuitelor FPGA la implementarea RNA constituie o soluţie convenabilă privind raportul
preţ/performanţe în cazul seriilor mici şi medii, cu excepţia cazurilor în care se doresc implementarea de
aplicaţii de viteză foarte mare.
Proiectarea integrată hardware-software a reţelelor neuronale artificiale conferă o proiectarea simplă a
sistemelor on-chip, sisteme ce pot integra pe un chip atât parte hardware şi cea software, toleranţă crescută la
defecte deoarece părţile HW şi SW se pot testa sau îşi pot compensa defectele reciproc şi o viteză de
procesare foarte mare sau medie spre mare la un preţ mai scăzut.
De asemenea s-au pus în evidenţă tehnicile de paralelizare în cazul reţelelor neuronale insistându-se
asupra celor cu propagare înainte şi cu autoorganizare şi au fost specifice avantajele şi dezavantajele
fiecărora.
Capitolul VI
Soluţii de proiectare şi implementare a sistemului de recunoaştere
În acest capitol am descris mediul de proiectare şi platforma hardware folosită la implementarea
modulului de recunoaştere a unui sistem olfactiv artificial. În acest scop am trecut în revista etapele clasice
de proiectare a unui sistem cu reţele neuronale şi metoda propusă de autor. Totodată, pentru o mai bună
utilizare a resurselor de implementare am analizat componentele platformei de dezvoltare folosită la
implementarea proiectului insistându-se în mod special pe circuit FPGA cu care platforma este echipată.[7,
19]
Metoda propusă permite proiectanţilor sistemului de control să se concentreze asupra specificaţiilor de
nivel înalt şi de asemenea obţinerea unui rezultat rapid în ceea ce priveşte performanţele algoritmului de
control ales şi costurile generate de implementarea acestuia în hardware. Spre deosebire de modalităţile
clasice în care algoritmi de control erau implementaţi cu ajutorul limbajelor de asamblare sau a celor de nivel
înalt, noua metodă permite folosirea elementelor grafice de proiectare, elemente organizate în blocuri de
control.
Proiectarea, verificarea, implementarea în hardware şi testarea unui sistem de recunoaştere este o
operaţiune extrem de laborioasă si presupune angajarea unor resurse hardware, dar în special software, foarte
complexe. Astfel că autorul sistematizează totalitatea resurselor folosite şi stabileşte cu exactitate rolul
fiecăreia în procesul de proiectare al unui sistem de control.
Metoda consacrată de implementare a sistemelor de control în FPGA cuprinde două etape distincte una de
cealaltă şi presupunea colaborarea strânsă între proiectantul de reţele neuronale şi cel de circuite digitale,
pentru obţinerea unor rezultate optime. Metoda propusă va permite însă, proiectanţilor sistemului să se
concentreze asupra specificaţiilor de nivel înalt.
Metoda propusă de autorul prezentei lucrări, foloseşte Simulink/System Generator ca şi platformă
principală de proiectare, program ce va interacţiona cu toate celelalte medii şi prin intermediul căruia se vor
parcurge toate etapele de proiectare prezentate în subcapitol. Acest algoritm are avantajul de a putea fi
aplicat folosind mediul Matlab/Simulink, mediu de proiectare şi simulare familiar proiectanţilor de sisteme
de control.
În urma analizării mediilor şi a metodelor de proiectare/implementare propuse s-au stabilit următoarele:
‐ etapele ce trebuie urmate în proiectarea unui sistem de recunoaştere implementabil cu circuite logice
programabile
‐ resursele software necesare în procesului de proiectare, simulare funcţională, implementare şi
testare;acestea rezultă rezultate în urma identificării, sistematizării şi stabilirii cu exactitate a rolului
fiecărei resurse
‐ elaborarea metodei de lucru (algoritm) care exploatează la maxim facilităţile oferite de unificarea
programelor de proiectare, simulare, implementare şi testare.
‐ metodele de simulare ce se pretează în cazul sistemelor de recunoaştere implementate cu circuite
logice programabile;

Rezumat pag. 6
Capitolul VII
Implementarea hardware a reţelelor neuronale cu autoorganizare
Implementarea hardware a unei reţele neuronale cu autoorganizare a presupus dezvoltarea unor sisteme ce
permit calcularea unei funcţii de transfer ce are proprietatea de a descoperi tipare, trăsături, regularităţi şi
corelaţii existente în datele de intrare precum şi modul de codare sau reprezentare internă a acestora. O astfel
de funcţie poate impune folosirea unor algoritmi de învăţare nesupervizaţi (cu autoorganizare) a căror ecuaţii
le-am dezvoltat şi implementat cu ajutorul blocurilor de calcul fundamentale din biblioteca predefinită a
System Generator şi a blocurilor definite de utilizator prin intermediul limbajelor de programare VHDL sau
MCode şi integrate de asemenea in bibliotecile din System Generator.
7.1 Funcţii de implementat
Reţelele neuronale artificiale cu autoorganizare şi învăţare de tip competitiv au neuronii stratului de ieşire
dispuşi în straturi uni sau bidimensionale (rar structuri multidimensionale). În timpul procesului de antrenare,
anumiţi neuroni sunt selecţionaţi în scopul ajustării ponderilor pentru a răspunde tiparelor aplicate la intrarea
reţelei neuronale. Funcţia de selecţie a neuronilor este dată de algoritmul de învăţare competitiv standard la
care se introduc conexiuni laterale între neuronii stratului de ieşire. Ponderile asociate conexiunilor laterale
variază în funcţie de distanţa dintre neuroni după aşa numita formă a “pălăriei de mexican” definită de două
zone distincte: zona învecinată neuronului considerat, caracterizată prin existenţa ponderilor sinaptice
excitatorii şi zona îndepărtată ce se manifestă prin ponderi inhibitorii.[4 – 6,11,13,15,21,41]
La implementarea hardware a reţelelor neuronale cu autoorganizare am adoptat algoritmul de învăţare
Kohonen ce va modifica ponderile neuronilor ţinând cont de relaţiile de vecinătate dintre neuronii stratului
de ieşire.
7.2 Arhitectura reţelelor neuronale cu autoorganizare şi învăţare on-chip
Topologia reţelei aleasă pentru implementare şi analiză este compusă din 7 neuroni în stratul de intrare şi
25 neuroni în stratul de ieşire.
Figura 7.1. Arhitectura reţelei neuronale cu autoorganizare
Arhitectura reţelei neuronale SOM cu algoritm de învăţare Kohonen şi cu învăţare on-chip este prezentată
în figura 7.1.
Blocurile componente necesare realizării arhitecturii reţelei neuronale sunt [37]:
‐ Bloc control: blocul ce generează semnalele de control ale blocurilor de calcul;
‐ Bloc strat neuronal: blocul ce conţine neuronii din stratul de ieşire;
‐ Bloc selectare câştigător: blocul ce conţine modulele de calcul şi de selectare a neuronului câştigător
(neuronul cu ponderile cele mai asemănătoare cu vectorul de intrare prezentat)
‐ Bloc selectare vecinătate: blocul ce selectează neuronii ce aparţin vecinătăţii calculate în funcţie de
ponderile fiecărui neuron şi de epoca la care se calculează această vecinătate
‐ Blocul generator we: blocul ce setează semnalul de enable a memoriei de ponderi pentru fiecare neuron

Rezumat pag. 7
‐ Blocul generator eta_beta: blocul ce determină funcţiei de scalare a ponderilor ,( ) () h t şi calculează
mărimea vecinătăţii β () t .
7.2.1 Modelul hardware al neuronului
Arhitectura neuronului din componenţa unei reţele neuronale cu autoorganizare este proiectată astfel încât
acesta să răspundă cerinţelor de calcul a algoritmilor de implementat atât în etapa de propagare cât şi în cea
de învăţare.
Neuronul adoptat este format din următoarele blocuri de calcul: o unitate MAC, un multiplicator, un
sumator, 2 multiplexoare şi un bloc de memorie RAM pentru memorarea ponderilor.
Unitatea MAC din componenţa neuronul poate fi implementată prin intermediul a unui bloc multiplicator
si a unui acumulator, figura 7.2,
Figura 7.2. Arhitectura hardware a neuronului Figura 7.3. Arhitectura hardware a neuronului cu
unităţi DSP
sau cu ajutorul unui bloc de calcul dedicat XtremeDSP. De asemenea tandemul bloc multiplicator – bloc
sumator poate fi implementat printr-un bloc XtremeDSP, figura 7.3.
Tipul arhitecturii neuronului implementat va depinde de resursele hardware disponibile şi de numărul
neuronilor de implementat.
Pentru determinarea consumului de resurse ale celor trei tipuri de arhitecturi neuronale (blocuri
XtremeDSP, blocuri multiplicatoare dedicate - blocuri acumulator şi blocuri de calcul distribuite) am
implementat hardware fiecare tip arhitectural.
Configurarea mărimii memoriei RAM utilizată la memorarea ponderilor, iniţializarea ponderilor şi
setarea numărului de biţi pe care datele sunt reprezentate este realizată prin intermediul ferestrelor popup de
parametrizare a componentelor
7.2.2 Stratul neuronal
Deoarece reţeaua neuronală adoptată are paralelism de neuron, toţi neuronii dintr-un strat vor trebui sa fie
activi in acelaşi timp. Astfel încât pentru implementarea hardware a unui strat neuronal se impune adoptarea
unei arhitecturi în care fiecare neuron sa fie comandat de aceleaşi semnale de comanda.
Figura 7.4. Reprezentarea stratului neuronal cu paralelismul de neuron
Semnalele de control necesare sunt: semnalul de resetare al acumulatorului (rst_acc), semnalul de activare a
ji X

Rezumat pag. 8
acumulatorului (en_acc), adresă RAM (addrW), datele intrare (x), semnalul de enable scriere RAM (weW),
funcţia de scalare a ponderilor (alpha*h) şi de setare a comportării neuronale în faza de învăţare sau
propagare (learn/propag).
Stratul neuronal de ieşire este format din 25 de neuroni aranjaţi într-o structură pătratică bidimensională,
figura 7.4.
7.2.3 Blocul de control
Blocul de control al reţelei neuronale cu autoorganizare este descris în VHDL şi implementat prin
intermediul unui bloc Black box. Rolul acestui bloc este acela de a seta semnalele de control ale elementelor
de calcul din stratul neuronal şi din blocul de selectare a neuronului câştigător.
Acest bloc este unul configurabil în funcţie de numărul de neuroni din stratul neuronal. Numărul de
neuroni din stratul neuronal este implementat ca parametru generic în codul VHDL şi în funcţie de acesta se
vor seta limita numărătorului şi momentele de timp la care semnalele de control ale blocului XtremeDSP
(reset şi enable) şi blocului RAM (adresa) ale neuronilor, registrului (enable) şi comparatorului blocului de
selectare neuron câştigător.
Comportarea blocului de control este determinată de două faze: o prima fază se referă la comportarea
stratului neuronal, a blocurilor de selectare neuron câştigător şi de selectare a vecinătăţii în faza de învăţare şi
o a doua fază ce se referă la comportarea stratului neuronal în faza de propagare. În faza de antrenare stratul
neuronal va calcula distanţa euclidiană faţa de vectorul de intrare iar în faza de propagare va calcula suma
ponderată a intrărilor. Trecerea de la o fază la alta se face în funcţie de parametrul ce setează numărul de
epoci de antrenare.
7.2.4 Blocul de selectare a neuronului câştigător
Blocul de selectare a neuronului câştigător va determina gradul de asemănare (matching) dintre vectorul
ponderi ale neuronilor şi vectorul de intrare prin compararea distanţelor euclidiene dintre cei doi vectori,
găsirea celei mai mici distanţe şi atribuirea de indici corespunzători aşezării planare.
Blocul este compus din alte două blocuri: unul de selectare a neuronului câştigător (bloc „selectare
câştigător”) şi unul de atribuire de indici bidimensionali corespunzători indicelui iniţial unidimensional (bloc
„1to2dim”), figura 7.5.
Figura 7.5. Componenţa blocului de selectare a neuronului câştigător
Blocul „selectare câştigător” este descris cu ajutorul componentelor din biblioteca Xilinx Blockset şi are
rolul de a selecta în funcţie de datele de intrare neuronul a căror ponderi sunt cele mai asemănătoare cu
vectorul prezentat la intrare la epoca respectivă. Comparaţia este una serială în urma căreia este reţinut
indicele corespunzător neuronului câştigător. Blocul „1to2dim” este implementat cu ajutorul componentelor
din biblioteca Xilinx Blockset şi are rolul de a determina indici bidimensionali corespunzători indicelui
unidimensionali al neuronului desemnat câştigător.
7.2.5 Blocul de selectare a vecinătăţii
Rolul acestui bloc este de a selecta neuronii ce aparţin vecinătăţii neuronului câştigător sau altfel spus este
blocul ce va calcula funcţia centrată pe neuronul câştigător de scalare a valorii cu care ponderile sunt
ajustate.
Funcţia depinde de distanţa dintre neuronul câştigător şi neuronul asupra căreia se aplică funcţia şi mărimea
vecinătăţii la epoca la care este calculată noua pondere. Deoarece implementarea hardware a unei funcţii
exponenţiale aplicată asupra unui raport este relativ greoaie şi consumatoare de resurse am ales ca
aproximare a acestei funcţii funcţia definită de ecuaţia ec. 7.1.
⎧ 1 dacă d( j, i( X)
) = 0
⎪
h ( t) =⎨0.5 dacă d
( )
( j, i
,
( X
ji X
) ) < β ( t)
(ec.7.1)
⎪⎪⎩
0 altfel
unde

- d( j, i( X)) este distanţa dintre neuronul câştigător i(X) şi neuronul j
()
- β () t este mărimea Vi( X)
t
- h
ji , X
t este funcţia de scalare aplicată neuronului j la epoca t
( ) ()
Rezumat pag. 9
Forma ariei vecinătăţii adoptată este una circulară şi
este calculată în funcţie de variabila β () t (raza cercului
de vecinătate) a cărei valoare este setată de blocul
ki
„generator alpha_beta”, descris in subcapitolul următor.
Astfel că neuronii ce aparţin vecinătăţii neuronului
câştigător vor avea distanţa euclidiană faţă de acesta
mai mică sau cel mult egală cu raza cercului de
vecinătate β () t la epoca t (D1, D2, D3, etc. ≤ Dmax),
figura 7.6.
kj
Figura 7.6. Selectarea neuronilor ce aparţin
vecinătăţii neuronului câştigător
De asemenea datorită proprietăţilor de simetrie ridicate, procesul de căutare a neuronilor ce aparţin
vecinătăţii nu se va efectua pe toată aria cercului ci pe un sfert de cerc.
Blocul va furniza indexul n(ki,kj) al tuturor neuronilor ce îndeplinesc condiţia:
2 2 2
i + j ≤ max
k k D
(ec.7.2)
unde ki şi kj sunt indicii linie şi respectiv coloană a poziţiile neuronilor faţa de centrul cercului în care este
situat neuronul câştigător.
Deoarece neuronii vecini vor fi căutaţi doar într-un sfert de cerc, restul neuronilor ce aparţin cercului de
vecinătate vor fi generaţi în mod automat în funcţie de următoarele valori de adevăr ale următoarelor
inegalităţi: “j>=kj”, “kj+j

Rezumat pag. 10
În cazul ariei adoptate parametrii nr_neuro_rand şi nr_neuro_col sunt egali astfel încât ecuaţia 7.6. devine:
βτ ( ) = 2⋅nr _neuro _rand − 1= 2⋅nr _total _neuroni − 1
(ec.7.6)
La implementarea hardware cu un minim de resurse a ecuaţiei de dependenţa a factorului de învăţare
funcţie de epocă (ec. 7.7) pentru cazul t ≥ τ , funcţia
τ
η() t = η( τ)
(ec.7.7)
t
am aproximat cu funcţii liniare pe porţiuni ce se adaptează la numărul de epoci necesare antrenării reţelei
neuronale.
Pentru determinarea numărului optim de segmente funcţie de numărul de epoci am dezvoltat în mediul de
calcul Matlab un script (fişier de tip .m) care să calculeze eroarea relativă a funcţiei de aproximare, numărul
minim de segmente de aproximare pentru care eroarea relativă introdusă de funcţiile de aproximare să scadă,
coeficienţii funcţiei de aproximare: panta funcţiei de aproximare (a) şi valoarea de ofset a funcţiei de
aproximare (b) şi intervalele pe care funcţie este definită. Modalitatea de generare a intervalelor de
aproximare se obţine prin împărţirea succesivă la 2 a intervalului de aproximat pornind de la intervalul
maxim, (epoca maximă).
Pentru un număr maxim de epoci egal cu 10000 funcţiile de aproximare a ecuaţiei ce dau valorile
factorului de învăţare la o anumită epocă le-am descris cu ajutorul ecuaţiei 7.8.
⎧
−4
0,0328 −0,1280⋅10 ⋅t, pentru t∈[1000,
1562)
⎪
−4
⎪0,0222
−0,0603⋅10 ⋅t, pentru t∈[1562,
2125)
⎪
−4
η(
t) = ⎨0,0156
−0,0290⋅10 ⋅t, pentru t∈[2125,
3250)
(ec.7.8)
⎪
−4
⎪0,0098
−0,0112⋅10 ⋅t, pentru t∈[3250,
5500)
⎪
−4
⎪⎩
0,0056 −0,0036⋅10 ⋅t, pentru t∈[5500,
10000]
Resursele hardware utilizate la implementarea
blocului de calcul al factorului de învăţare sunt
independente de numărul de neuroni şi depind doar
de numărul de segmente de aproximare.
Blocurile de calcul ale factorului de învăţare (η) şi
a razei de vecinătate (β) funcţie de numărul curent de
epoci le-am prezentat în figura 7.7 şi sunt compuse
dintr-un bloc de calcul al razei de vecinătate, un bloc
de calcul al factorului de vecinătate şi un bloc
comparator al epocii curente cu epoca τ (epoca de la
care se trece din faza de ordonare pe întreaga
suprafaţa la faza de ordonare pe porţiuni).
Figura 7.7. Blocurile de calcul al factorului de învăţare
şi a razei de vecinătate
Fiecare bloc de calcul va implementa ecuaţia descrise de ec. 7.3 – 7.4, astfel că pentru blocul de calcul al
factorului de învăţare vom avea arhitecturi specifice cele două blocuri de calcul: cazul t < τ respectiv t > τ
În urma analizării rezultatelor, se poate trage concluzia că resursele utilizate la implementarea blocului de
calcul al factorului de învăţare şi a razei de vecinătate rămân relativ constante cu creşterea numărului maxim
de epoci şi a numărului de neuroni din stratul de ieşire.
7.2.7 Blocul generator we
Blocul generator we este blocul ce setează starea semnalului de enable a memoriei de ponderi pentru
fiecare neuron în funcţie de nivelul semnalelor provenite de la blocul de selectare a vecinătăţii. Acest bloc
este în întregime descris în cod VHDL şi implementat în proiect prin intermediul unui bloc Black Box.
Datele de ieşire ale acestui bloc vor fi pe un număr de biţi egal cu numărul de neuroni din stratul de ieşire.
Valoarea fiecărui bit reprezentând nivelul semnalului de enable scriere memorie ponderi a neuronului
corespunzător poziţiei bitului astfel că în funcţie de valoarea bitului corespunzător fiecărui neuron, ponderile
vor fi sau nu modificate figura 7.8

Rezumat pag. 11
Figura 7.8. Reprezentarea biţilor de enable scriere memorie pondere
.
7.2.8 Implementarea hardware ale reţelelor neuronale cu autoorganizare şi învăţare on-chip
Implementarea hardware a topologiei reţelei neuronale cu autoorganizare şi învăţare on-chip a constat în: 7
neuroni în stratul de intrare şi 25 neuroni în stratul de ieşire.
Din analiza datelor am concluzionat că pentru fiecare neuron din stratul de ieşire sunt necesare câte 32
LUT-uri, 2 blocuri DSP dedicate XtremeDSP şi câte un bloc RAMB dedicat pentru implementarea blocului
neuronal şi un număr constant (indiferent de numărul de neuroni din reţeaua neuronală) de 12 multiplicatoare
de dedicate şi 925 LUT-uri.
Neuronii de pe stratul de intrare nu contribuie semnificativ la utilizarea resurselor circuitului FPGA.
Luând în considerare aceste rezultate se poate face o estimare apriorică a consumului de resurse exprimat
în blocuri RAM, DSP48 şi LUT-uri pentru o anumită arhitectură a reţelei adoptate:
Nr blocuri RAM = No
Nr blocuri DSP = 2No + 12bloc
calc
(ec.7.9)
Nr LUT − uri = 32 N + 925
o bloccalc
unde: No este numărul de neuroni de pe stratul de ieşire iar bloc calc sunt blocurile implicate în calcul
ponderilor neuronilor din stratul de ieşire
În acest mod se poate previziona că numărul maxim de neuroni ce pot fi implementaţi şi care să utilizeze
strict blocurile Block RAM şi XtremeDSP sunt de 95 neuroni în stratul de ieşire ce vor utiliza un număr de
3965 LUT-uri din cele 30720 disponibile. În cazul în care neuronii folosesc multiplicatoarele distribuite si
blocurile Block RAM se mai pot implementa încă 42 de neuroni ce ar utiliza ţinând cont de consumul de
resurse la implementarea blocurilor XtremeDSP restul de 26755 de LUT-uri. Numărul total de neuroni
implementabili în circuitul 4VSX35 este de aproximativ 135.
7.3 Realizarea bibliotecii de componente
Biblioteca de componente necesare proiectării reţelelor neuronale cu autoorganizare cu antrenare onchip,
a presupus realizarea unor module de calcul specifice, ce au capabilitatea de a fi reconfigurate şi
gruparea acestora intr-o bibliotecă denumită SOM.
Blocurile proiectate sunt grupate în blocuri de control, blocuri neuronale, blocul de selectare vecinătate,
blocul de selectare neuron câştigător şi blocul de setare stare a semnalului de activare a memoriei de ponderi
şi blocul de calcul al funcţiei de scalare a ponderilor. Crearea bibliotecii am realizat-o cu ajutorul Toolboxului
Xilinx System Generator din cadrul Simulink al mediului de calcul MATLAB.
7.4 Concluzii şi contribuţii
In acest capitol am prezentat implementarea reţelelor neuronale cu autoorganizare şi antrenare on-chip şi
am propus o metodă de proiectare a unei reţele neuronale SOM cu ajutorul componentelor predefinite
realizate de autor.
Blocurile de proiectare a reţelei SOM propuse sunt:
Blocul neuronal. În cadrul acestui bloc am propus două arhitecturi ale unităţii neuronale de calcul
“neuron_distribuit” şi “neuron_XtremeDSP” pentru a da posibilitatea creării unor straturi neuronale cu un
număr mai mare decât numărul de blocuri dedicate XtremeDSP (blocurile ce conţin multiplicatoarele
dedicate). Pentru compararea celor doua arhitecturi am realizat o sinteză a frecvenţelor maxime de utilizare şi
a consumului de resurse necesar implementării neuronului prin intermediul blocurilor XtremeDSP, a
multiplicatoarelor dedicate şi a acumulatoarelor.
Blocul de control. Blocul de control este descris în VHDL şi implementat prin intermediul unui bloc
Black box. Rolul acestui bloc este acela de a seta semnalele de control ale elementelor de calcul din stratul
neuronal şi din blocul de selectare a neuronului câştigător

Rezumat pag. 12
Blocul de selectare a neuronului câştigător. Rolul blocului de selectare a neuronului câştigător este acela
de a determina gradul de asemănare (matching) dintre vectorul ponderi ale neuronilor şi vectorul de intrare
prin compararea distanţelor euclidiene dintre cei doi vectori, găsirea celei mai mici distanţe şi atribuirea de
indici corespunzători aşezării planare. Blocul este compus din două module: unul de selectare a neuronului
câştigător (bloc „selectare câştigător”) şi unul de atribuire de indici bidimensionali corespunzători indicelui
iniţial unidimensional (bloc „1to2dim”)
De asemenea am realizat o sinteză a frecvenţelor maxime de utilizare şi a consumului de resurse necesar
implementării blocurilor ce formează blocul de selectare a neuronului câştigător
Blocul de selectare a vecinătăţii. În cadrul acestui subcapitol am prezentat modalitatea de selectare a
neuronilor
ce aparţin unei vecinătăţi a unui neuron. Pentru implementarea hardware a acestuia am propus
arhitectura din figura 7.10. De asemenea am realizat o sinteză privind frecvenţele maxime de utilizare şi a
consumului de resurse necesar implementării acestui bloc în funcţie de numărul de neuroni al reţelei
neuronale, tabelul 7.4.
Blocul generator eta_beta.
În cadrul acestui subcapitol am prezentat modalitatea de calcul al ariei razei de
vecinătate
a neuronului câştigător şi a factorului de învăţare în funcţie de numărul de epoci de antrenare.
Pentru implementarea hardware a ecuaţiilor de calcul şi a factorului de învăţare am propus o funcţie de
aproximare şi am dezvoltat un script (fişier de tip m) care să calculeze în mod automat în funcţie de numărul
de epoci maxim şi numărul de epoci de la care reţeaua trece din faza de ordonare pe regiuni la faza de
ordonare locală a erorii relative a funcţiei de aproximare, numărul minim de segmente de aproximare pentru
care eroarea relativă introdusă de funcţiile de aproximare să scadă, coeficienţii funcţiei de aproximare: panta
funcţiei de aproximare (a) şi valoarea de ofset a funcţiei de aproximare (b) şi intervalele pe care funcţie este
definită.
Blocul generator
we. Blocul generator we este descris in limbajul VHDL şi are rolul de a seta starea
semnalului de enable a memoriei de ponderi pentru fiecare neuron în funcţie de nivelul semnalelor provenite
de la blocul de selectare a vecinătăţii.
În cadrul subcapitolului “Implementarea
hardware ale reţelelor neuronale cu autoorganizare şi învăţare
on-chip”
am prezentat o sinteză a resurselor şi a puterii consumate de fiecare bloc component în parte. Pe
baza acestei sinteze am dezvoltat o serie de ecuaţii ce estimează consumul de resurse exprimat in număr
blocuri XtremeDSP, Block RAM şi LUT-uri în funcţie de numărul de neuroni ecuaţiile 7.9. În funcţie de
consumul de resurse în circuit FPGA am stabilit tipul de neuron ce poate fi implementat.
De asemenea am estimat că numărul maxim de neuroni implementabil în circuitul 4VSX35
ce posedă
proprietatea
de învăţare on-chip este de 135. De asemenea am prezentat biblioteca de componente ce compun
reţeaua neuronală cu autoorganizare (SOM).

Rezumat pag. 13
Capitolul VIII
Implementarea hardware a reţelelor neuronale feedforward multistrat
Implementarea hardware în circuitele FPGA a unei reţele feedforward multistrat cu antrenare backpropagation,
BP (propagare înapoi a erorii), a presupus emularea funcţiilor FF-BP cu ajutorul blocurilor de
calcul fundamentale din biblioteca predefinită a System Generator şi a blocurilor definite de utilizator prin
intermediul limbajelor de programare VHDL sau MCode şi integrate de asemenea in bibliotecile din System
Generator.[ 23-27,35,40,31-34,36,38,39]
Algoritmul de instruire şi funcţiile de implementat pentru reţeaua feedforward multistrat cu antrenare BP,
au rolul de a modifica ponderile aferente fiecărui neuron astfel încât tiparul datelor de ieşire a reţelei
neuronale să fie cât mai “asemănător” cu tiparul dorit, tiparul ţintă (target).
8.1 Funcţii de implementat
Datele de ieşire ale reţelei neuronale, reprezentate prin matricea O, rezultă în urma aplicării asupra
vectorului de intrare, reprezentat prin matricea coloană X, a unui operator compus neliniar matricial dat de
suprapunerea succesiva a matricelor de ponderi asupra vectorilor de intrare corespunzători:
O = f Wf ( PX )
(ec.8.1)
( )
unde f ( ... ) este funcţia de activare adoptată, în cazul nostru funcţia sigmoid modificată, W matricea de
ponderi a stratului de ieşire şi P este matricea de ponderi a stratului intermediar. Activarea sau oprirea
procesul de instruire a reţelei neuronale este în funcţie rezultatul comparării gradientului erorii pătratice
cumulate cu o valoare de prag.
8.2 Modelul hardware al neuronului
In proiectarea neuronului ce compune reţeaua neuronală multistrat cu propagare înainte am avut în vedere
cerinţele de calcul atât în etapa de propagare în paralelism de neuron cât şi în cea de învăţare ale reţelei
neuronale. Blocurile ce compun neuronul adoptat sunt formate din blocuri de calcul: o unitate MAC, un
multiplexor cu două intrări, şi un bloc de implementare a funcţiei de activare proiectat de autor. De asemenea
neuronul va fi format din blocuri de memorare: un bloc de memorie RAM pentru memorarea ponderilor şi un
registru de iniţializare a valorii bias-ului.
Unitatea MAC din componenţa neuronul poate fi implementată prin intermediul a unui bloc multiplicator
si a unui acumulator, figura 8.1, sau prin intermediul blocului DSP48 implementabil cu blocurile
XtremeDSP, figura 8.2
Figura 8.1. Arhitectura hardware a neuronului
Figura 8.2. Arhitectura hardware a neuronului cu unitate
DSP
Configurarea mărimii memoriei RAM utilizată la memorarea ponderilor, iniţializarea ponderilor şi
setarea numărului de biţi pe care datele sunt reprezentate şi procesate este realizată prin intermediul
ferestrelor popup de parametrizare a componentelor, figura 8.3.
Figura 8.3. Fereastra de parametrizare
Din analiza resurselor utilizate funcţie de performanţele vitezei de calcul a diferitelor arhitecturi ale
neuronului considerat am concluzionat că arhitectura ce foloseşte resursele blocurilor XtremeDSP are cel
mai mare randament. Astfel că în continuare unitatea MAC a neuronului va fi implementată prin intermediul
blocurilor XtremeDSP.

Rezumat pag. 14
8.2.1 Implementarea funcţie de activare - Funcţia Sigmoid
O componentă definitorie a comportării neuronului artificial este blocul funcţiei de activare. Implementarea
hardware a funcţiei de activare adoptate – funcţia sigmoid, aşa cum este definită în literatură, ar necesita un
consum însemnat de resurse.
N
1
o = output( net) = f ( bias + ∑ wkxk) =
⎞ (ec.8.2)
k = 1
1+
e
⎛ N
− ⎜bias+ wkxk ⎟
⎜ ∑ ⎟
⎝ k=
1 ⎠
Pentru limitarea unui astfel de consum am căutat adoptarea unei aproximaţii liniare pe porţiuni care să
prezinte erori minime faţă de valoarea sigmoidului pe intervalul de valori în care funcţia este definită.
Modalităţile principale de implementarea digitală a funcţiei de activare se împart în două categorii:
folosirea de look-up table implementate prin intermediul memoriilor ROM şi însumări a unor dezvoltări în
serie Taylor, care la rândul ei se poate împărţii in următoarele subclase de aproximări:
• constante pe intervale de valori [1, 3, 18]
• funcţii liniare pe porţiuni [22,30]
• combinaţii ale celor două aproximării
• alte aproximări dedicate [2,8]
Cele mai bune rezultate raportate în literatură obţinute la folosirea metodei constantelor pe intervale de
valori se găsesc in intervalul de erori de ±8% şi ±13,1%. În cazul folosirii funcţiilor liniare pe porţiuni sau
obţinut erori minime de ±5,07%, ±4,89% şi de ±1,14%. Cea din urmă metoda presupune multiplicări în
virgulă flotantă metodă ce presupune un consum de resurse mult prea ridicat pentru obţinerea unor erori cu
puţin mai mici faţa de metodele in care reprezentarea se face în virgulă fixă.
În continuare sunt analizate a resurselor hardware folosite şi a erorilor generate diferitele metode de
aproximare propuse în literatură:
Implementarea de tabelele lookup cu valorile corespondente aplicării funcţiei sigmoid presupune un
consum relativ mare de resurse faţă de cazul în care sunt implementate aproximările cu funcţii liniare pe
porţiuni doar dacă memoria ROM nu este implementată într-un Block RAM predefinit, tabelul 8.1.
Tabelul 8.1. Resursele hardware necesare implementării Tabelului Lookup
Aproximare TABEL LOOKUP
Utilizarea resurselor circuitului 4VSX35
Distribuţia resurselor Utilizat Disponibil Utilizare (%)
Număr de slice-uri 0 15,360 0
Număr de LUT 0 30,720 0
Număr de RAMB16 1 192 0,52 %
Număr de DSP48 - 192 0
Total porţi logice echivalente 131072 3,5 M 3,7 %
Metoda A-low pentru obţinerea unei curbe modificate este formată din segmente liniare a căror gradient
sunt exprimate in funcţie de puterile lui 2 ceea ce duce la înlocuirea multiplicatoarelor cu regiştrii de
deplasare. Curba este aproximată prin intermediul a 7 funcţii liniare a căror valori în punctele de intersecţie
sunt prezentate in tabelul 8.2.
Tabelul 8.2. Metoda A-low de aproximare a funcţiei sigmoid
x -8.0 -4.0 -2.0 -1.0 1.0 2.0 4.0 8.0
y 0.0 0.0625 0.125 0.25 0.75 0.875 0.9375 1.0
Pentru evidenţierea erorilor introduse de metoda A-low, funcţia este reprezentată în comparaţie cu funcţia
sigmoid folosind mediul de calcul Matlab, figura 8.4 şi 8.5
Figura 8.4. Reprezentarea comparativă a funcţiilor
sigmoid şi A-low
Figura 8.5. Reprezentarea erorilor introduse de funcţia
A-low

Rezumat pag. 15
In urma analizării rezultatelor reprezentate in figura 8.4 eroarea maxim introdusă este de 5,63% iar cea
medie este 0.6335%. Implementarea hardware a funcţiei A-low este prezentată în figura 8.6. Resursele
hardware utilizate se rezumă la 1 block MCode de comparare, 4 registrii de deplasare, 2 multiplexoare şi un
sumator.
Figura 8.6. Arhitectura hardware a funcţiei de activare
A-low
Tabelul 8.3. Resursele hardware necesare implementării
funcţiei de activare A-low
Aproximare ALOW
Utilizarea resurselor circuitului 4VSX35
Distribuţia resurselor Utilizat Disponibil Utilizare
(%)
Număr de slice-uri 27 15,360 1%
Număr de LUT 44 30,720 1%
Număr de RAMB16 - 192 0
Număr de DSP48 - 192 0
Total porţi logice echivalente 411 3,5 M 0 1 x≤0
Considerând doar numerele negative, axa negativa a lui x, şi definind INT(x) ca fiind partea întreagă a lui x,
partea fracţionară a numărului x împreună cu semnul aferent notat cu FRAC(x) este definită ca:
FRAC( x) = x + INT ( x)
(ec.8.4)
Astfel că expresia funcţiei Allipi de aproximare a funcţiei sigmoid poate definită ca:
( )
⎧ 12+ FRAC −x4
⎪1
− pentru x > 0
INT ( x
⎪
)
Allipi
2
( x)
= ⎨
⎪12+
FRAC ( x)
4
⎪
pentru x ≤ 0
INT ( x)
⎩ 2
(ec.8.5)
Pentru evidenţierea erorilor introduse de metoda Allipi, funcţia este reprezentată grafic în comparaţie cu
funcţia sigmoid folosind mediul de calcul Matlab, figura 8.7 şi 8.8
Figura 8.7. Reprezentarea comparativă a funcţiilor
sigmoid şi Allipi
Figura 8.8. Reprezentarea erorilor introduse de funcţia
Allipi
In urma analizării rezultatelor reprezentate in figura 8.8 eroarea maxim introdusă este de 1,89% iar cea
medie este de 1,11%.
Implementarea hardware a funcţiei Allipi am realizat-o cu ajutorul toolbox-ului System Generator al
Simulink al mediului de dezvoltare Matlab. Întrucât funcţia se rezumă la o sumă de numere exprimate prin
puterile lui 2, formula va putea fi implementată doar cu ajutorul sumatoarelor şi a regiştrilor de deplasare,
figura 8.9. Pentru determinarea numărului de porţi logice echivalente folosite la implementarea hardware a
funcţiei Allipi am folosit mediul de dezvoltare ISE al cărui raport este prezentat în tabelul 8.4.

Figura 8.9. Arhitectura hardware a funcţiei de activare
Allipi
Rezumat pag. 16
Tabelul 8.4. Resursele hardware necesare implementării
funcţiei de activare Allipi
Aproximarea PLAN (Piecewise Linear Approximation of a Nonlinear function) a fost propusă de Amin,
Curtis şi Hayes–Gill. Funcţia de aproximare PLAN este descrisă în tabelul 8.5.
Tabelul 8.5. Funcţia de aproximare PLAN
Plan(x) Condiţie
1 |X| ≥ 5
0,03125 · |X| + 0,84375 2,375 ≤ |X| < 5
0,0125 · |X| + 0,625 1≤ |X| < 2.375
0,25 · |X| + 0,5 0 ≤ |X| < 1
Comparativ sau reprezentat grafic cele două funcţii precum şi erorile introduse de reprezentarea funcţiei
sigmoid cu ajutorul aproximaţiei PLAN figura 8.10 şi 8.11
Figura 8.10. Reprezentarea comparativă a funcţiilor
sigmoid şi PLAN
Figura 8.11. Reprezentarea erorilor introduse de
funcţia PLAN
In urma analizării rezultatelor reprezentate in figura 8.11 eroarea maxim introdusă este de 1,89% iar cea
medie este de 0,63%.
Pentru determinarea numărului de porţi logice echivalente folosite pentru implementarea hardware a
funcţiei PLAN am folosit mediul ISE a căror rapoarte sunt prezentat în tabelul 8.6.
Tabelul 8.6. Resursele hardware necesare implementării
funcţiei de activare PLAN
Figura 8.12. Arhitectura hardware a funcţiei PLAN
Aproximare cu funcţii de ordinul 2 definite pe porţiuni. Funcţia sigmoid poate fi aproximată şi cu ajutorul
funcţiilor de ordinul 2 definite pe porţiuni. Această aproximare se face cu ajutorul funcţiilor generice definite
de ecuaţia 6.14. Dezavantajul major apare din cauza obligativităţii implementării multiplicatoarelor. Schema
de aproximare
2
( ) = + +
y x c0 c1x c2x (ec.8.6)
din ecuaţia 8.7 a fost propusă de Zhang, Vassiliadis şi Delgado–Frias, în care numărul de multiplicatoare
necesare se reduce la unul singur

⎧ ⎛ 2 ⎞
Rezumat pag. 17
( x + 4)
⎪1 ⎜1 − ⎟ pentru x

8.3 Stratul neuronal
Deoarece paralelismul de procesare adoptat este unul de
neuron, toţi neuronii dintr-un strat vor trebui sa fie activi
in acelaşi timp. Astfel încât pentru implementarea
hardware a unui strat neuronal se impune adoptarea unei
arhitecturi în care fiecare neuron sa fie comandat de
aceleaşi semnale de comanda, figura 8.16. Semnalele de
control necesare sunt: semnalul de selecţie a biasului sau
a ieşirii multiplicatorului (sel_b_mult), semnalul de
resetare al acumulatorului (rst_acc), semnalul de activare
a acumulatorului (en_acc), adresă RAM (addrW), datele
intrare (x), semnalul de enable scriere RAM (weW),
pondere ajustată (w_in).
8.4 Blocul de control
Blocul de control are rolul de a comanda prin
intermediul semnalelor de control toate elementele de
procesare ce compun neuronii atât din stratul ascuns cât
şi din cel de ieşire. Pentru sincronizarea elementelor de
procesare, blocul de control are în componenţă un bloc
Rezumat pag. 18
Figura 8.16. Reprezentarea paralelismului de
neuron
numărător pentru furnizarea unei baze de timp pentru întreaga reţea neuronală şi câte un bloc “Signal
generator” pentru generarea semnalelor de control către cele două straturi ce compun reţeaua neuronală
Blocul numărător este descris in VHDL şi implementat prin intermediul unui Black box. Limitele
intervalului de numărare sunt stabilite in funcţie de faza de învăţare sau de sau de propagare a reţelei
neuronale de numărul de straturi ce compun reţeaua neuronală şi de numărul de neuron de pe stratul de
intrare, ascuns şi respectiv de ieşire. Funcţiile ce dau dependenţa valorilor maxime de numărare de faza
reţelei respectiv numărul de neuroni pe strat sunt redate in ecuaţiile de mai jos:
In cazul fazei de propagare ecuaţia este:
prop _ max = n + n + 6( t -1) + 4
(ec.8.8)
1 2
iar in cazul fazei de învăţare ecuaţia este:
learn _ max = n1+ n2 + 6 t + ( t -1)( n2ceil((( n1+ n2) + 6t + 12) / n2)
−
− (( n + n ) + 6t+ 12) + 3 + n ) + 12 + n
1 2 2 2
(ec.8.9)
unde: n1 este numărul de neuroni de pe stratul de intrare; n2 este numărul de neuroni de pe stratul ascuns; n3
este numărul de neuroni de pe stratul de ieşire; t este numărul de straturi (mai puţin stratul de intrare); ceil
este funcţia Matlab de rotunjire în sus către numărul întreg cel mai apropiat.
Blocul numărător auto-configurează valorile parametrilor în funcţie de mărimea reţelei neuronale prin
intermediul ferestrelor de configurare. Blocul “Signal generator” este configurat pentru stratul neuronal pe
care trebuie sa-l controleze. Acesta este format din alte două blocuri: unul de generare a valorilor de timp la
care componentele de calcul ale neuronului trec dintr-o stare în alta – valorile de comandă, iar altul de este de
generare a semnalelor de comandă funcţie de valorile de comandă. Aceste valori sunt calculate în funcţie de
parametrii reţelei neuronale şi pot fi modificaţi prin intermediul ferestrei de configurare a parametrilor, figura
8. 18.
Figura 8.17. Fereastra de parametrizare a blocului
numărător
Ecuaţiile folosite la calculul valorilor de comandă sunt următoarele:
Figura 8.18. Fereastra de parametrizare a blocului
„Signal generator”

Rezumat pag. 19
set _rst _ acc = ( t -1)( n + 6) + 2;
en _acc_ start = ( t -1)( n + 6) + 4;
en _acc_ stop = ( t -1)( n + 6) + 4+ n -1;
propag _ start = ( t - 1)( n + 6);
(ec.8.10)
propag _ stop = ( t - 1)( n + 6) + n -1;
update _ layer( t)_ start = t( n + 6) + 12;
update _ lay er()_ t stop = t( n + 6) + 12+ n -1;
unde :
‐ set_rst_acc: reprezintă timpul la care portul de „reset” al componentei acumulator va lua valoarea ‘1’;
‐ en_acc_start: timpul la care portul de „enable” al componentei acumulator va lua valoarea ‘1’;
‐ en_acc_stop: timpul la care portul de „enable” al componentei acumulator va lua valoarea ‘0’;
‐ propag_start: timpul la care neuronul va trece în starea de propagare;
‐ propag_stop: timpul la care neuronul va trece din starea de propagare;
‐ update_layer(t)_start: timpul la care va începe înscrierea ponderilor ajustate în memoria de ponderi;
‐ update_layer(t)_stop: timpul la care va înceta înscrierea ponderilor ajustate în memoria de ponderi;
‐ n: este numărul de neuroni de pe stratul t
‐ t: este numărul stratului de neuroni
Descrierea comportamentală este realizată in MCode şi VHDL şi implementată hardware printr-un bloc
MCode şi respectiv Black Box.
8.5 Blocul de calcul al erorilor şi a ponderilor stratului de ieşire
Rolul blocurilor ce formează blocul de calcul al
erorilor şi a ponderilor stratului de ieşire este acela
de a calcula eroarea cumulată, gradientul erorii (δ) şi
valoarea cu care ponderile trebuie modificate pentru
ca eroare cumulată să descrească (Δw). Blocurile
implementează formulele de calcul specifice, figura
8.19.
Blocul “Delay w” este necesar sincronizării
ponderilor (w) ale stratului de ieşire cu valorile cu
care acestea trebuie modificate (Δw) şi are valoarea
de 17 unităţi de tact.
Figura 8.19. Blocurile componente ale blocului de calcul
al erorilor şi a ponderilor stratului de ieşire
8.6 Blocul de calcul al ponderilor stratului ascuns
Este blocul compus din cele mai multe componente şi implementează formulele de calcul a ponderilor
stratului ascuns. Blocurile ce compun blocul de calcul al ponderilor stratului ascuns sunt prezentate în figura
8. 20.
Figura 8.20. Blocurile componente ale blocului de calcul al ponderilor stratului ascuns

Acestea sunt:
‐ blocul de calcul ( 1− )
Rezumat pag. 20
y y etaunde eta este rata de învăţare, iar y este valoarea netă a ieşirii neuronului din
stratul ascuns
‐ blocul de calcul mult(delta,w) unde delta este gradientul erorilor corespunzătore straturilor de ieşire, w sunt
ponderile stratului de ieşire
‐ blocul de calcul suma(deltaxw) în care este calculată suma produselor dintre gradientul erorilor şi ponderile
stratului de ieşire
‐ blocul de calcul mult(eta,deltay) este blocul de calcul al gradientului erorilor stratului ascuns
‐ blocul de paralelizare a rezultatelor în care valorile calculate in mod serial sunt paralelizate în vederea
înscrierii în mod paralel în memoriile de ponderi a neuronilor din stratul ascuns
‐ blocul de calcul a valorilor de ajustare va înmulţi gradientul erorilor stratului ascuns cu ieşirea netă a
neuronilor din stratul ascuns obţinându-se valoarea cu care ponderile sunt ajustate
‐ blocul de delay in care valorile ponderilor sunt întârziate o anumită perioadă de timp, ec. 8.11
‐ blocul de calcul al noilor ponderi
Valoarea întârzierii este calculată cu ajutorul formulei 8.19.
Delay = n ⋅ ceil((( n + n ) + 6t + 12) / n ) - ( n + n ) + 6t + 15
2 1 2 2 1 2
(ec.8.11)
unde: n1 este numărul de neuroni de pe stratul ascuns, n2 este numărul de neuroni de pe stratul de ieşire şi t
este numărul de straturi (mai puţin stratul de intrare)
8.7 Arhitectura reţelei neuronale FF-BP cu învăţare on-chip
Topologia reţelei alese pentru implementare este compusă din 7 neuroni în stratul de intrare, 7 neuroni în
stratul ascuns şi 4 neuroni în stratul de ieşire. Arhitectura reţelei neuronale FF-BP cu regula de învăţare delta
şi cu învăţare on-chip este prezentată în figura 8.21
Figura 8.21. Arhitectura reţelei neuronale FF-BP
În urma analizării acestor rapoarte se va putea face o estimare a resurselor ocupate de o reţea neuronală de
o anumită arhitectură.
Pentru fiecare neuron din stratul de ieşire se vor adăuga câte 40 LUT-uri şi 4 multiplicatoare dedicate la
blocul de calcul al ponderilor neuronilor din stratul de ieşire şi câte 1 multiplicatoare şi 49 LUT-uri la blocul
de calcul al ponderilor neuronilor din stratul ascuns.
În cazul neuronilor din stratul ascuns, pentru fiecare neuron se vor adăuga câte 1 multiplicator şi 32 LUTuri.
Astfel că se poate face o estimare apriorică a consumului de resurse exprimat în blocuri RAM, DSP48 şi

Rezumat pag. 21
LUT-uri pentru o anumită arhitectură a reţelei adoptate:
Nr blocuri RAM = 2(
Na + Ni)
Nr blocuri DSP = Na + Ni + 12 + 4Ni + 3 + Na + Ni
( ) ( )
bloc _ neuroni
( )
strat _ ascuns
ctr _ bloc
Nr LUT − uri =
= 15 + 6Ni + 2Na
40 + 8Na + 32 Ni + 7 Ni + 200
strat iesire ctr _bloc
(ec.8.12)
unde Na este numărul de neuroni de pe stratul ascuns iar Ni este numărul de neuroni de pe stratul de ieşire.
În acest mod se poate previziona că numărul maxim de neuroni ce pot fi implementaţi şi care să utilizeze
strict blocurile Block RAM şi XtremeDSP sunt de 15 neuroni în stratul de ieşire şi 45 de neuroni din stratul
ascuns. În cazul în care neuronii folosesc multiplicatoarele distribuite si blocurile Block RAM se mai pot
implementa încă 26 de neuroni, 20 în stratul ascuns şi 6 în stratul de ieşire ce vor utiliza 6878 de LUT-uri şi
76 de blocuri RAM. Astfel că cei 71 de neuroni vor utiliza 192 blocuri XtremeDSP, 192 blocuri RAM şi
8063 de LUT-uri. Cele 22657 de LUT-uri neutilizate se pot redistribui pentru implementarea neuronilor
ştiind că numărul de LUT-uri utilizate de către fiecare neuron în parte (din stratul de ieşire sau ascuns) este
de 630 LUT-uri/neuron strat ascuns şi 860 LUT-uri/neuron strat ieşire.
Numărul maxim de neuroni implementaţi în acest mod este de 20 de neuroni in stratul ascuns şi 10
neuroni în stratul de ieşire. Numărul total de neuroni implementabili în circuitul 4VSX35 este de aproximativ
120 de neuroni.
8.8 Realizarea bibliotecilor de componente
Biblioteca de componente necesare proiectării reţelelor neuronale feedforward multistrat cu antrenare BP onchip,
a presupus realizarea unor module de calcul specifice cu posibilităţi de reconfigurare şi gruparea
acestora intr-o bibliotecă denumită RNA FF. Blocurile proiectate se grupează în blocuri de control, blocuri
de calcul al ponderilor neuronilor din stratul ascuns şi din stratul de ieşire, blocurile de aproximare a funcţiei
sigmoid (blocurile de activare) şi blocurile neuronale.
8.9 Concluzii şi contribuţii
In acest capitol am prezentat implementarea reţelelor neuronale multistrat cu propagare înainte şi antrenare
BP on-chip şi am propus o metodă de proiectare a unei reţele neuronale FF cu ajutorul componentelor
predefinite realizate de autor. Blocurile de proiectare a reţelei FF propuse sunt:
a) Blocul neuronal. În cadrul acestui bloc am propus două arhitecturi ale unităţii neuronale de calcul
“neuron_mult” şi “neuron_DSP” pentru a da posibilitatea creării unor straturi neuronale cu un număr mai
mare decât numărul de blocuri dedicate XtremeDSP (blocurile ce conţin multiplicatoarele dedicate). Pentru
compararea celor doua arhitecturi am realizat o sinteză privind frecvenţele maxime de utilizare şi a
consumului de resurse necesar implementării neuronului prin intermediul blocurilor XtremeDSP, a
multiplicatoarelor dedicate şi a acumulatoarelor.
b) Funcţia de activare. Pentru implementarea hardware într-un mod cât mai eficient, ceea ce presupune
consum cât mai mic de resurse la o viteză de calcul cât mai mare, a funcţiei de activare sigmoid am propus o
serie de funcţii de aproximare. Fiecare funcţie a fost implementată hardware, i-a fost estimat consumul de
resurse şi frecvenţa maximă de calcul şi i-am calculat, prin intermediul unui script MATLAB (fişier m),
erorile maxime şi medii introduse. De asemenea am realizat un tabel de sinteză ce explicitează pentru fiecare
tip de funcţie de aproximare resursele consumate (exprimate în număr de slice-uri, LUT-uri şi total porţi
logice echivalente), frecvenţa maximă de calcul şi puterea consumată. În urma acestei sinteze am
concluzionat cu privire la alegerea celei mai eficiente funcţii de aproximare pentru o situaţie dată a resurselor
disponibile.
c) Blocul de control. Blocul de control propus este format din două tipuri de blocuri: unul de furnizare a
unei baze de timp pentru întreaga reţea neuronală,”Numărător general” şi unul pentru generarea semnalelor
de control către cele două straturi ce compun reţeaua neuronală,“Signal generator”. Deoarece starea
semnalele de control este funcţie de numărul de neuroni din fiecare strat şi de numărul de straturi ce compun
reţeaua neuronală, am dezvoltat un set de ecuaţii care să calculeze momentele de timp la care semnalele de
control vor trece dintr-o stare în alta.
d) Blocul de calcul al erorilor şi a ponderilor stratului de ieşire. În cadrul blocului de calcul al erorilor şi a
ponderilor stratului de ieşire am stabilit componenţa blocurilor de calcul a erorii cumulate, gradientului erorii
şi a ponderilor stratului neuronal de ieşire. Structura blocurilor este una modulară şi poate fi adaptată pentru
orice configuraţie a arhitecturii reţelei neuronale.
e) Blocul de calcul al ponderilor stratului ascuns. Structura blocul de calcul al ponderilor stratului ascuns
a fost propusă în funcţie de formulele de calcul necesare implementării metodei de învăţare Delta. Deoarece
în calculul paralel al ponderilor, determinat de paralelismul de neuron adoptat, există o secvenţă de calcul ce

Rezumat pag. 22
presupune serializarea rezultatelor şi re-paralelizarea lor, a fost necesară introducerea unei bloc de întârziere
a cărei valoare este calculată cu formula propusă de autor funcţie de numărul de neuroni din fiecare strat şi
de numărul de straturi ce compun reţeaua neuronală, ecuaţia 8.11.
f) Arhitectura reţelei neuronale FF-BP cu învăţare on-chip. În subcapitolul Arhitectura reţelei neuronale
FF-BP cu învăţare on-chip sunt prezentate global blocurile ce compun reţeaua neuronală. În cadrul acestui
subcapitol sunt realizate o serie de implementări ale reţelei neuronale compuse dintr-un număr diferit de
neuroni şi prezentată o sinteză a resurselor şi a puterii consumate de fiecare bloc component în parte. Pe baza
acestei sinteze am dezvoltat o serie de ecuaţii ce estimează consumul de resurse exprimat in număr blocuri
XtremeDSP, Block RAM şi LUT-uri în funcţie de numărul de neuroni din cele două tipuri de straturi din
reţea, ecuaţiile 8.12. În funcţie de consumul de resurse în circuit FPGA am stabilit tipul de neuron ce poate fi
implementat. De asemenea am estimat că numărul maxim de neuroni implementabil în circuitul 4VSX35 ce
posedă proprietatea de învăţare on-chip este de 120 din care 85 în stratul ascuns şi 35 în stratul de ieşire.

Rezumat pag. 23
Capitolul IX
Aplicaţii cu sistemul olfactiv artificial
9.1 Introducere
Aplicaţia realizată cu sistemul olfactiv artificial se referă la recunoaşterea tipului de cafea prezentată în
camera de probă. Pentru experiment am folosit 4 tipuri de cafea măcinată existentă pe piaţă: Jacobs, Eduscho
Aroma Clasic, Peru Coffee Vanilie şi Peru Coffee Robusta.
Sistemul olfactiv artificial propus este format dintr-un set de 9 senzori montaţi în partea superioară a unei
camere de test, o camera de recoltare, 3 pompe de transport a gazului, circuite de interfaţare a senzorilor şi de
comanda a pompelor, o placă de achiziţie a datelor montat pe portul PCI al unui calculator, aplicaţia de
achiziţia a datelor dezvoltată în Labview 8.2 şi modulul de recunoaştere a tiparelor dezvoltat in Matlab,
figura 9.1
Figura 9.1. Configuraţia sistemului olfactiv artificial
9.2 Senzorii pentru aplicaţie
În cadrul aplicaţiilor realizate cu sistemul olfactiv artificial am folosit 7 senzori de gaz MOS (metal oxide
semiconductor), un senzor de temperatură şi unul de umiditate. Rolul acestor senzori este de a obţine
informaţii privind natura gazului analizat, temperatura şi umiditatea mediul gazos.
Senzorii de gaz sunt de tipul TGS (Taguchi Gas Sensors) şi au fost aleşi astfel încât să aibă un consum
mic, o dependenţă scăzută de umiditate a mediului şi să răspundă la un spectru cât mai larg de odoranţi şi
concentraţii ale acestora: monoxid de carbon, metan, hidrogen (TGS842), amoniac, etanol, izobutan
(TGS826), noxe de tipul NOx, H2, sau CO (TGS2601), contaminanţi ai aerului (TGS2600), toluen, hidrogen
sulfurat (TGS2602), alcool, solvenţi organici (TGS2620). Senzorii sunt produşi de firma Figaro.
Senzorul de temperatură este un senzor analogic de tipul LM35 cu un domeniu al sensibilităţii cuprins
între -55 °C şi +150 °C, a cărui tensiune de ieşire este liniară cu temperatura exprimată în grade Celsius.
Senzorul este produs de firma National Semiconductor.
Senzorul de umiditate este unul de tip rezistiv (SY- HS-230) cu un domeniu al sensibilităţii RH cuprins în
intervalul 10% - 90% şi cu o tensiune de ieşire ce depinde liniar (pe porţiuni) de umiditatea relativă (raportul
dintre presiunea de vaporilor de apă şi presiunea vaporilor de apă saturanţi la temperatura gazului).
Senzorul este produs de firma Syhitech.
9.3 Sistemul de eşantionare a probei volatile
Sistemul de eşantionare folosit în cadrul aplicaţiile cu sistemul olfactiv artificial este compus din dintr-o
cameră de recoltare a compusului volatil, 3 pompe electrice de diferite debite pentru transportul compusului
volatil şi a gazului de referinţa în camera de test şi camera de test în care proba este introdusă şi analizată
prin intermediul senzorilor.

Rezumat pag. 24
9.3.1 Gazul de referinţă
Gazul de referinţă folosit este aerul din laboratorul de experimentare. Parametrii de umiditate şi
temperatură sunt monitorizaţi prin intermediul unui senzor de temperatură şi unul de umiditate.
Rolul gazului de referinţă este de a sigura un ofset constant al sistemului senzorial ce se obţine prin
“spălarea” senzorilor într-un flux de gaz de referinţă.
9.3.2 Camera de recoltare
Camera de recoltare este format dintr-un vas din sticlă, acoperit, de capacitate 150 ml în care este produs
prin încălzire compusul volatil de analizat. În partea superioară a vasului sunt practicate două orificii unul de
admisie a aerului din mediul înconjurător (cameră) şi unul de emisie a gazului de analizat. Gazul de analizat
este obţinut în urma evaporării probei la o temperatură termostatată de 60 °C timp de 30 min. Termostatarea
este realizată prin intermediul unei plite.
9.3.3 Pompa electrică
În scopul transportării gazului de referinţă şi a celui de analizat în şi din camera de test am folosit 3
pompe electrice: două pompe cu diafragmă şi una rotativă.
Pompa electrică rotativă este una comercială şi are un motor monofazat de 12 V curent continuu de debit
mare, (aprox. 5l/min) şi are rolul de evacuare a odoranţilor din camera de test.
Cele două pompe electrice cu diafragmă sunt compuse dintr-un sistem vibrator electromagnetic format
dintr-un magnet permanent şi o bobină ce generează un câmp magnetic variabil. Cele două pompe, cu debite
diferite sunt folosite la transportul odoranţilor din camera de recoltare în camera de test şi respectiv de
transport a gazului de referinţa (aerul din camera) în camera de test.
9.3.4 Camera de test
Camera de test este format dintr-un vas din plastic acoperit de capacitate 1700 ml. Gazul de analizat este
introdus prin parte superioară a camerei cu ajutorul pompei electrice. Omogenizarea amestecului din cameră
este realizată prin intermediul unui ventilator montat pe unul din pereţii camerei de test. Senzorii utilizaţi
sunt montaţi în partea superioară a camerei de test.
9.4 Circuitul de interfaţare
Circuitul de interfaţare a sistemului olfactiv artificial cuprinde două module:
− circuitul de interfaţare a senzorilor format dintr-o arie în care elementul senzitiv al senzorului este plasat
într-o configuraţie de tip divizor de tensiune, pentru măsurarea căderii de tensiune pe rezistenţa divizoare,
a cărei valoare este o măsură a rezistenţei senzorului, şi o arie formată din circuite Darlington pentru
controlul tensiunii pe rezistenţa de încălzire a senzorului. Această ultimă arie este folosită la modularea
temperaturii de încălzire a senzorului.
− circuit de interfaţare a funcţionării pompelor format din 2 relee de comandă cu două şi respectiv un
contact şi câte un circuit de comandă în tensiune a releelor.
9.5 Achiziţia datelor
Pentru a determina metodele de extragere a parametrilor de interes, am achiziţionat datele obţinute în
urma experimentelor prin intermediul unei placi de achiziţie instalată pe portul PCI al calculatorului, am
salvat aceste date pe computer şi le-am analizat cu ajutorul toolbox-ului “Curve fitting tool” al mediului de
calcul Matlab.
Placa de achiziţie folosită are denumirea PCI-MIO-16E-1 şi este produsă de compania National
Instruments. Aceasta este una de cost scăzut, are o rată de eşantionare de 200kS/s, 16 porturi analogice de
intrare şi 2 porturi analogice de ieşire pe 12 biţi.
Pentru achiziţia datelor furnizate de cei 9 senzori am realizat în Labview un instrument virtual (fişier de
tip .vi) care să achiziţioneze datele de la senzori, să proceseze semnalul (filtrare, eliminare drift) şi să salveze
datele în mod text într-un fişier de tip *.lvm.
Interfaţa cu utilizatorul a VI-ului realizat, permite setarea timpului de calcul al semnalului de referinţă,
timpul de absorbţie a componentului volatil în camera de testare şi timpul de desorbţie a componentului
volatil din camera de testare, adresa şi numele fişierelor în care datele vor fi salvate. De asemenea prin
intermediul interfeţei cu utilizatorul (front panel) pot fi vizualizate valorile momentane a senzorilor, timpii
setaţi şi reprezentarea grafică a semnalelor din timpul achiziţiei.
Diagrama bloc a modulului de control al subVI-urilor în funcţie de timpii setaţi de utilizator, controlează
semnalele de activare/dezactivare a VI-urilor de procesare semnale, a VI-urilor de salvare date şi de comandă
a pompei folosită la absorbţia/desorbţia compusului volatil din camera de test.

Rezumat pag. 25
Figura 9.2. Interfaţa cu utilizatorul a VI-ului de achiziţie
În cadrul modului de procesare a semnalelor
− am realizat filtrarea semnalului cu ajutorul unui filtru IIR trece jos cu topologie Butterworth de ordinul 3,
− am calculat media aritmetică a valorilor ce reprezintă semnalul de referinţă pentru eliminarea driftului ce
apare de la un experiment la altul ca urmare a modificării condiţiilor din mediul camerei de test
(temperatură, umiditate, sau de desorbţie incompletă a compuşilor volatili de analizat),
− am generat un semnal de tensiune constantă de valoare egală cu cea a mediei aritmetice calculate şi
− am salvat datele a căror valoare a fost obţinută din diferenţa dintre semnalele achiziţionate de la senzori şi
valoarea de referinţă corespunzătoare.
Diagrama bloc a modulului de procesare a semnalului achiziţionat de la senzorul de umiditate cuprinde
modulul de filtrare, de salvare a datelor şi de conversie a valorii tensiunii în valoare procentuală a umidităţii
relative, %RH (raportul dintre umiditatea din aer şi cantitatea maximă de umiditate din aerul saturat cu
vapori de apă). Diagrama bloc a modulului de procesare a semnalului achiziţionat de la senzorul de
temperatură cuprinde modulul de filtrare, de salvare a datelor şi de conversie a valorii tensiunii în grade
Celsius,
În figura 9.3 am prezentat rezultatul aplicării setărilor de timp şi influenţa acestuia asupra căderii de
tensiune pe rezistenţa senzorului de gaz rezultată în urma absorbţiei compusului volatil.
Figura 9.3. Variaţia tensiunii funcţie de timpii de revenire referinţă, de mediere, de absorbţie şi de desorbţie

modulul de control
număr absorbţii consecutive
Rezumat pag. 26
modulul de control
pompa desorbţie
modulul de control pompa
absorbţie proba şi pompa
absorbţie gaz referinţă
modulul de control
al subVI-urilor
modulele de procesare a
semnalelor achiziţionate
de la senzorii de gaz
modulul de procesare a
semnalului achiziţionat de
la senzorul de umiditate
modulul de procesare a
semnalului achiziţionat de
la senzorul de temperatură
Figura 9.4. Diagrama bloc a VI-ului de achiziţie
9.5.1 Determinarea timpului de absorbţie
Pentru determinarea timpului necesar absorbţiei am luat în considerare debitul pompei folosite (1L/min) şi
volumul camerei de probă (150 cm 3 ) şi variaţia rezistenţei senzorului ca urmare a absorbţie.
9.5.2 Determinarea timpului de desorbţie
Pentru a avea o desorbţie completă a moleculelor de pe suprafaţa senzorilor, ţinând cont de faptul că
senzorii folosiţi sunt diferiţi şi în consecinţă au timpi de desorbţie diferiţi, am urmărit ca valorile rezistenţelor
senzorilor să crească la valoarea de dinainte de absorbţie, folosind o pompa de desorbţie de debit relativ
mare 10 l/min comandată de un modul de tip *.VI ce urmăreşte ca datele de la toţii senzorii sa fie mai mici
sau egale cu 0,01.
9.6 Procesarea datelor
9.6.1 Manipularea valorilor de răspuns
Pentru a extrage informaţia relevantă din răspunsul senzorului şi a pregătii datele în vederea analizării lor
cu ajutorul unui algoritm de recunoaştere a tiparelor în vederea identificării compusului olfactiv am creat o
serie de funcţii de manipulare a valorilor de răspuns cu un impact semnificativ asupra performanţelor de
analiză a modulelor de recunoaştere a tiparelor.
In figura 9.5 am prezentat variaţia valorilor de răspuns a senzorilor S1÷S7 pentru un set de 10 absorbţii

Rezumat pag. 27
consecutive funcţie de variaţia concentraţiei compusului volatil, a umidităţii şi a temperaturii din camera de
test.
Figura 9.5. Influenţa variaţiei concentraţiei compusului volatil, a umidităţii şi a temperaturii din camera de test
asupra senzorilor S1, S2.
In figura 9.6 este prezentate variaţia temperaturii şi a umidităţii în camera de test in timpul celor 10 absorbţii
consecutive. După cum se observă din figură, atât temperatura cât şi umiditatea comportă o variaţie relativ
majoră la fiecare absorbţie. Aceste variaţii se vor regăsi în valorile de răspuns ale senzorilor de gaz S1 ÷ S7.
Figura 9.6. Variaţia temperaturii (P1T_04) şi a umidităţii (P1U_04) din camera de test
Deoarece de la fiecare senzor în parte se obţine un fişier de achiziţie format din datele ce provin de la 10
absorbţii consecutive, pentru ca aceste date să poată fi procesate (scalate, normalizate, fitate) acestea au fost
grupate in câte 10 variabile corespunzătoare fiecărei absorbţii prin intermediul funcţiei
„desfacere_10date.m”.
Scalarea datelor
Datorită dependenţei puternice a răspunsului senzorului faţă de temperatura şi umiditatea atmosferei din
camera de test, pentru obţinerea unei “semnături” ce caracterizează cât mai fidel comportarea senzorului la
aplicarea unui anumit odorant este imperios necesară efectuarea unei operaţii de scalare a datelor.
Comportarea senzorilor funcţie de temperatură şi umiditate este una liniară şi sunt prezentate (pentru un
anumit gaz) de către producători.
Pentru realizarea corespunzătoare a scalării am realizat funcţia „functie_set_scl_nrm.m” ce determină
variaţia valorilor temperaturii şi a umidităţii faţă de valorile de referinţă (T = 38 °C, U = 20%) şi le ajustează
în sensul compensării acestor variaţii.
Normalizarea datelor
Deoarece concentraţia de compus volatil de la o absorbţia la alta este diferită, datele trebuie normalizate
(conf. ec. 3.17, cap 3, teză). Deoarece diferenţele de concentraţii apar de la o absorbţie la alta, normalizarea
va fi realizată doar între valorile trăsăturilor extrase de la fiecare senzor în parte. În figura 9.7 sunt prezentate
grafic valorile scalate şi normalizate ale răspunsului maxim al senzorilor la o anumită absorbţie.

Rezumat pag. 28
Figura 9.7. Reprezentarea valorilor normalizate ale răspunsului senzorilor
9.6.2 Extragerea trăsăturilor
Pe baza analizei modalităţilor de extragere a trăsăturilor ce caracterizează răspunsul senzorilor la produsul
volatil aplicat, explicitate în cap V, pentru aplicaţiile cu sistemul senzorial artificial am optat pentru metoda
euristică. În acest scop am selectat următorii parametrii ce caracterizează funcţia de răspuns a senzorilor:
− valoarea medie, Med(y), (A1);
− valoarea maxima, ymax, (A2);
− integrala funcţiei, Int(y), (A3);
− integrala funcţiei pe timpul absorbţiei, Intabs(y), (A4);
− panta maximă a funcţiei la absorbţia compusului volatil, (dy/dx)max, (A5);
− panta maximă a funcţiei la desorbţia compusului volatil, (dy/dx)max, (A6);
− timpul la care se atinge panta maximă a funcţiei la absorbţie, T(dy/dx)max, (A7);
− timpul la care se atinge panta maximă a funcţiei la desorbţie, T(dy/dx)max, (A8);
În urma achiziţiei datelor şi salvării acestora în mod text în fişiere de tip *.lvm, datele au fost importate ca
variabile în Workspace-ul programului Matlab prin intermediul unui fişier de tip *.m.
În urma analizării parametrilor de performanţă a diverselor funcţii de fitare a datelor din mediul Matlab
cu ajutorul toolbox-ului “Curve fitting tool” am ajuns la concluzia că cea mai bună funcţie de fitare pentru
tipul răspunsului senzorilor de gaz la aplicarea compuşilor volatili este funcţia Fourier de ordinul 7. Această
funcţie va fi folosită în continuare pentru determinarea parametrilor caracteristici răspunsului senzorial.
Pentru extragerea vectorului de trăsături ce caracterizează răspunsul senzorilor la aplicarea unui anumit
compus volatil organic am creat funcţia “extragere_trăsături.m” de două variabile “date” şi “nr_date” unde:
− date : reprezintă vectorul de date achiziţionat de la senzor
− nr_date : reprezintă numărul de date dintre datele achiziţionate luate în considerare
Matricea rezultată în urmă compunerii vectorilor de trăsături este formată pe coloane din trăsăturile
corespunzătoare unui anumit compus iar pe linii sunt valorile trăsăturii unui anumit senzor.
9.7 Recunoaşterea tiparelor
Reţelele neuronale folosite pentru recunoaşterea tiparului dat de forma trăsăturilor extrase din răspunsul
senzorilor la aplicarea unui anumit tip de odorant diferă de la un autor la altul şi depind de numărul de
senzori folosiţi în sistemul olfactiv şi de numărul de trăsături extrase.
Pentru a putea alege o RNA capabilă să recunoască cât mai corect tipul cafelei prezentate în aplicaţie am
simulat mai multe tipuri de RNA a căror rezultate sunt prezentate în continuare.
9.7.1 Reţeaua neuronală FF-BP
Reţeaua feedforward multistrat cu antrenare BP este cel mai utilizat algoritm în recunoaşterea de odoranţi.
Arhitectura acesteia este în principiu aceiaşi şi constă dintr-un strat de intrare de dimensiune egală cu
dimensiunea vectorului de intrare, un strat ascuns de mărime aproximativ egală cu cea a stratului de intrare şi
un strat de ieşire de dimensiune egală cu numărul odoranţilor de recunoscut.
Antrenarea RNA FF-BP
Reţelele neuronale implementate au fost antrenate prin mai multe metode de antrenare. Una din metodele
de antrenare testate este metoda Levenberg-Marquardt, care face parte din categoria algoritmilor rapizi de
antrenare a RNA FF-BP.

Rezumat pag. 29
Formarea datelor de antrenare
Datele de antrenare a reţelei neuronale cuprind două seturi de date: datele de intrare şi datele ţintă şi sunt
formate respectiv din vectori de lungime egală cu numărul de trăsături extrase înmulţit cu 7 (numărul de
senzori) ce au fost obţinute prin combinarea datele generate în urma aplicării funcţiei de extragere a
trăsăturilor asupra răspunsului senzorului la aplicarea compusului volatil şi din vectori ce caracterizează
clasa vectorilor de intrare. Crearea matricei de vectori de antrenare (vectori antrenare – vectori ţintă) am
realizat-o prin intermediul scriptului date_input_target.m, aplicat asupra matricei trăsăturilor de dimensiune
56 x 258.
Erori şi calcularea erorilor
Erorile de recunoaştere ale reţelei neuronale în funcţie de compunerea setului de date de antrenare le-am
calculat cu ajutorul funcţiilor “obt_erori.m” şi “numarare_erori.m” explicitate in cele ce urmează.
Funcţia este aplicată datelor obţinute în urma simulării reţelei antrenate şi datelor ţintă şi returnează grafic,
poziţiile nerecunoscute şi valoric, numărul de poziţii recunoscute exprimate in procente, anexa 9.6.
O altă sursă de erori apare la implementarea hardware a reţelei neuronale şi este determinată de precizia
de reprezentare a valorilor, ce se regăseşte la stocarea datelor în memoria de ponderi şi la efectuarea
calculelor pe un anumit număr de biţi.
Pentru analiza erorilor funcţie de numărul de biţi de reprezentare şi calcul am realizat în Simulink un
model care să emuleze comportamental o reţea neuronală Ff-Bp implementată hardware. Modelul este unul
general şi în funcţie de setările efectuate în fereastra de configurare a parametrilor va modifica numărul de
biţi în care partea întreagă şi cea fracţionară a datelor este reprezentată şi tipul reţelei.
Figura 9.8. Arhitectura modelului de simulare a relei
neuronale
Figura 9.9. Fereastra de configurare a
parametrilor de reprezentare a
datelor şi de importare a reţelei
Reţeaua neuronală simulata este formată dintr-un bloc de procesare a vectorilor de intrare un strat ascuns,
un strat de ieşire şi un bloc de procesare a vectorilor de ieşire, figura 9.10
Figura 9.10. Componenţa reţelei neuronale FF-BP
Procesarea vectorilor de intrare constă in implementarea funcţiilor de determinare şi înlocuire a valorilor
NAN, funcţia fixunknowns.m, de eliminare a rândurilor cu valori constante, funcţia removeconstantrows.m
şi de mapare a valorilor vectorilor într-un interval prestabilit de valori, de obicei [-1 1] folosind algoritmul:
x - xmin
y = ( y max - ymin ) ⋅ + y
(9.1)
min
x - x
max min
unde ymax şi ymin sunt valorile minime şi maxime ale intervalului în care se mapează valorile de intrare,
xmin şi xmax sunt valorile minime şi maxime ale datelor de mapat, x este valoarea de mapat şi y este valoare
mapată. Procesarea vectorilor de intrare constă in implementarea funcţiilor de restabilire a valorilor de
dinaintea mapării, funcţia mapminmax_reverse.m şi de refacere a rândurilor cu valori constante înlăturate
iniţial, funcţia removeconstantrows_reverse.m.
Stratul ascuns şi cel de ieşire este format din blocurile de conversie a datelor pe un număr de biţi setat în
fereastra de configurare a parametrilor, un bloc de calcul al intrărilor ponderate, bloc de stocare a biasului, un
bloc de însumare a intrărilor ponderate şi a biasului şi un bloc de calcul al valorilor de ieşire a stratului
neuronal prin aplicare funcţiei de activare tansig.m,
Bloc de calcul al intrărilor ponderate conţine la rândul lui blocurile de multiplicare a intrărilor cu
ponderile aferente stocate
Implementarea reţelei pe un număr de biţi fix constituie o sursă de erori în recunoaşterea tiparului

Rezumat pag. 30
prezentat. În scopul determinării influenţei numărului de biţi de reprezentare asupra gradului de recunoaştere
a tiparelor am realizat o serie de simulări ale reţelei FF-BP cu diferite valori ale numărului de neuroni
implementate pe un număr diferit de biţi.
Arhitectura reţelei FF-BP
Reţeaua neuronală FF-BP a fost creată prin intermediul funcţiei creare_retea.m explicitat mai jos, în care
se specifică domeniul de valori a vectorilor de intrare, numărul de neuroni din stratul ascuns, numărul de
neuroni din stratul de ieşire, tipul funcţiilor de activare de pe cele două straturi (tansig), funcţia de antrenare
(trainlm), numărul maxim de epoci (100), eroarea pătratică medie (0).
9.7.2 Simularea reţelelor FF-BP
Pentru determinarea arhitecturii optime a reţelei FF-BP pentru recunoaşterea celor patru tipuri de cafea
am simulat o serie de reţele neuronale de diferite arhitecturi a căror rezultate sunt prezentate in cele ce
urmează.
FF‐BF_56_56_4
Arhitectura reţelei neuronale FF-BF_56_56_4 este formată din 56 de neuroni pe stratul de intrare, 56 de
neuroni pe stratul ascuns şi 4 neuroni pe stratul de ieşire.
Pentru a pune în evidenţă relaţiei dintre numărul de biţi pe care este implementată reţeaua FF-BF-
56_56_4 şi gradul de recunoaştere a tiparelor prezentate, am simulat şi calculat gradul de recunoaştere a
tiparelor prezentate pentru următoarele configuraţii de implementare: (1,32,16), (1,16,8), (1,15,8), (1,13,6),
(1,10,5), (1,8,4). Rezultatele implementărilor şi a simulărilor sunt prezentate în figura 9.11.
Figura 9.11. Reprezentarea gradului de recunoaştere a reţelei FF-BF- 56_56_4 în funcţie de numărul de biţi pe care
reţeaua este implementată
FF‐BF_21_21_4
În scopul reducerii numărului de neuroni din reţea am creat un vector de intrare reprezentat doar din unele
dintre trăsăturile extrase obţinând seturile de antrenare: set1: A1, A2, A3; set2: A4, A5, A6; set3: A6, A7,
A8; set4: A2, A4, A7. Gradul de recunoaştere al reţelei FF-BF_21_21_4 pentru diferite seturi de trăsături.
Tabelul 9.1. Gradul de recunoaştere al reţelei FF-BF_21_21_4 pentru diferite seturi de trăsături
Grad de
Recunoaştere (%)
set1 set2 set3 set4
94,57 85,65 77,90 89,14
Procentele de recunoaştere a reţelei neuronale de arhitectură FF-BF_21_21_4 folosind ca vectori de
antrenare vectorii set1, set2, set3 şi set4 sunt prezentate in tabelul 9.1
Figura 9.12. Reprezentarea gradului de recunoaştere în funcţie de numărul de biţi pe care reţeaua este implementată

Rezumat pag. 31
Reţelele neuronale rezultate în urma aplicării celor 4 seturi de vectori de antrenare au fost simulate şi
după implementarea lor pe un număr de biţi prestabilit. În acest sens am simulat şi calculat gradul de
recunoaştere a tiparelor prezentate pentru următoarele configuraţii de implementare: (1,32,16), (1,16,8),
(1,10,5), (1,8,4). Rezultatele implementărilor şi a simulărilor sunt prezentate în figura 9.36.
FF‐BF_7_21_4
În scopul caracterizării aportului fiecărei trăsături la gradul de recunoaştere a reţelei neuronale am
dezvoltat 8 seturi de date de antrenare. Aceste date de antrenare sunt caracterizate de către o singură
trăsătură: set-i1: A1, set-i2: A2, set-i3: A3, set-i4: A4, set-i5: A5, set-i6: A6, set-i7: A7, set-i8: A8;
In tabelul 9.2 sunt prezentate gradul de recunoaştere a reţelei cu arhitectura FF-BF_7_21_4 atunci când
este antrenată cu setul de date set-i1, set-i2, set-i3, set-i4, set-i5, set-i6, set-i7 şi set-i8.
Tabelul 9.2. Gradul de recunoaştere al reţelei FF-BF_7_21_4 pentru diferite seturi de trăsături
Grad de
Recunoaştere
(%)
set-i1 set-i2 set-i3 set-i4 set-i5 set-i6 set-i7 set-i8
87,20 90,31 75,19 78,68 74,03 52,32 36,82 41,08
Pentru evidenţierea relaţiei dintre numărul de biţi pe care este implementată reţeaua FF-BF-7_21_4 şi
gradul de recunoaştere a tiparelor prezentate am simulat şi calculat gradul de recunoaştere a tiparelor
prezentate pentru următoarele configuraţii de implementare: (1,32,16); (1,16,8); (1,10,5); (1,8,4);
Gradul de recunoaştere a tiparelor prezentate funcţie de configuraţie de implementare este prezentată în
figura 9.13
Figura 9.13. Reprezentarea gradului de recunoaştere în funcţie de numărul de biţi pe care reţeaua este implementată
9.8 Concluzii şi contribuţii
In acest capitol am propus o arhitectură a unui sistem olfactiv artificial şi am realizat o aplicaţie ce se
referă la recunoaşterea tipului de cafea prezentată în camera de probă. Pentru această aplicaţie am folosit 4
tipuri de cafea măcinată existentă pe piaţă: Jacobs, Eduscho Aroma Clasic, Peru Coffee Vanilie şi Peru
Coffee Robusta.
În cadrul sistemului olfactiv artificial am folosit 6 senzori de gaz MOS cu sensibili la un spectru larg de
odoranţi (TGS826, TGS842, TGS2600, TGS2601, TGS2602, TGS2620), un senzor de temperatură (LM35)
şi unul de umiditate (SY- HS-230).
Achiziţia datelor a fost realizate prin intermediul plăcii de achiziţie PC-MIO-16E-1 şi a unui instrument
virtual pe care l-am realizat în Labview pentru preprocesarea semnalelor şi salvarea datelor în fişiere text de
tip *.lvm. Instrumentul virtual creat permite prin intermediul interfeţei cu utilizatorul setarea timpilor de
absorbţie, desorbţie (prin valoarea de prag) şi revenire la valoarea de referinţă şi a numărului de absorbţii
succesive realizate de la o singură probă. Modulele ce compun instrumentul virtual sunt: modulul de control
al subVI-urilor în funcţie de timpii setaţi de utilizator, modulul de control al achiziţiei, modulul de procesare
semnal, modulul de conversie in °C a datelor generate de senzorul de temperatură, modulul de conversie în
%RH a datelor generate de senzorul de umiditate.
În scopul extragerii trăsăturilor răspunsului senzorului la aplicarea odoranţilor, am realizat o serie de
funcţii de procesare a semnalului. Pe baza analizei modalităţilor de extragere a trăsăturilor ce caracterizează
răspunsul senzorilor la produsul volatil aplicat, pentru aplicaţia de recunoaştere a tipului de cafea prezentat
sistemului senzorial artificial, am optat pentru metoda de analiză euristică. În acest scop am selectat
următorii parametrii ce caracterizează funcţia de răspuns a senzorilor: valoarea medie, Med(y), (A1),
valoarea maximă, ymax, (A2) integrala funcţiei, Int(y), (A3); integrala funcţiei pe timpul absorbţiei, Intabs(y),
(A4); panta maximă a funcţiei la absorbţia compusului volatil, (dy/dx)max, (A5); panta maximă a funcţiei la
desorbţia compusului volatil, (dy/dx)max, (A6); timpul la care se atinge panta maximă a funcţiei la absorbţie,

Rezumat pag. 32
T(dy/dx)max, (A7); timpul la care se atinge panta maximă a funcţiei la desorbţie, T(dy/dx)max, (A8);
Pentru extragerea trăsăturilor selectate, datele au fost fitate prin intermediul unei funcţii de fitare selectate
dintr-o serie de funcţii, pe baza parametrilor de analiză a erorilor introduse: suma pătratelor erorilor, pătratul
coeficientului de corelaţie multiplă, Adj R-sq şi abaterea medie pătratică. Funcţia de fitare cu parametrii cei
mai mari de performanţă a fost funcţia Fourier. În urma stabilirii funcţiei de fitare, pentru extragerea
trăsăturilor am creat funcţia „extragere_trăsături.m” compusă din următoarele submodule ce determină
lungimea vectorului de analizat fitarea datelor, calculează derivatele de ordinul 1 şi integralele, calculează
valorile maxime ale derivatei de ordinul 1 (panta maximă la absorbţie), determină x pentru care derivata de
ordinul 1 este maximă, calculează derivatele de ordinul 1 minime (panta maximă la desorbţie), determină x
pentru care derivata de ordinul 1 este minimă, determină x pentru care răspunsul senzorului este maxim,
creează vectorul de trăsături caracteristice răspunsului senzorului. Matricea rezultată în urmă compunerii
vectorilor de trăsături este formată pe coloane din trăsăturile corespunzătoare unui anumit compus iar pe linii
sunt valorile trăsăturii unui anumit senzor.
Tiparele prezentate sistemului (tipul cafelei) au fost recunoscute prin intermediul reţelelor neuronale.
Pentru alegerea RNA-ului cu gradul cel mai ridicat de recunoaştere a tipul cafelei prezentate în aplicaţie am
simulat mai multe tipuri de RNA.
Pentru setarea diferiţilor parametri ce caracterizează arhitectura reţelei neuronale FF-BP am creat funcţia
„creare_retea.m” în care se specifică domeniul de valori a vectorilor de intrare, numărul de neuroni din
stratul ascuns, numărul de neuroni din stratul de ieşire, tipul funcţiilor de activare de pe cele două straturi
(tansig), funcţia de antrenare (trainlm), numărul maxim de epoci (100), eroarea pătratică medie (0).
Arhitecturile analizate prezintă următoarele topologii: FF-BF_56_60_4; FF-BF_56_56_4; FF-BF_21_21_4;
FF-BF_7_21_4;
Pentru analiza erorilor de recunoaştere introduse de implementarea reţelei neuronale pe un anumit număr
de biţi, am realizat în Simulink un model care să emuleze comportamental o reţea neuronală FF-BF
implementată hardware. Modelul este unul general şi în funcţie de setările efectuate în fereastra de
configurare a parametrilor va modifica numărul de biţi în care partea întreagă şi cea fracţionară a datelor este
reprezentată şi tipul reţelei. Reţeaua neuronală simulata este formată dintr-un bloc de procesare a vectorilor
de intrare un strat ascuns, un strat de ieşire şi un bloc de procesare a vectorilor de ieşire.
În cadrul capitolului am analizat relaţia dintre numărul de biţi pe care este implementată reţeaua şi gradul
de recunoaştere a tiparelor prezentate, am simulat şi calculat gradul de recunoaştere a tiparelor prezentate.
Rezultatele simulării au constat în reprezentarea grafică gradului de recunoaştere a tiparelor prezentate
funcţie de numărul de biţi de reprezentare.
Din analiza rezultatelor simulărilor diverselor arhitecturi ale reţelei neuronale, a implementării acestora
pe un număr diferit de biţi şi a compunerii vectorilor de antrenare din diferite trăsături ale semnalului ce
caracterizează tipul cafelei se pot trage următoarele concluzii:
Arhitectura reţelei neuronale FF-BP cu gradul maxim de recunoaştere de 100% a vectorilor de intrare are
configuraţia 56-56-4 şi foloseşte toate trăsăturile extrase (A1, A2, A3, A4, A5, A6, A7 şi A8). Gradul de
recunoaştere a acestui tip de reţea depinde în foarte mare măsură de numărul de biţi de implementare. Astfel
daca pentru o configuraţie de (1,32,16) – (1,16,8) gradul de recunoaştere variază între 100% şi 95%, pentru o
configuraţie de (1,15,8) gradul de recunoaştere scade la 50%, ca mai apoi odată cu scăderea numărului de biţi
de implementare aceasta să scadă sub 10%.
O situaţie relativ diferită este întâlnită la implementarea reţelei cu topologia 21-21-4. Gradul de recunoaştere
al acestei reţele neuronale variază cu tipul trăsăturilor prezentate într-o proporţie de 15% dar este mult mai
solidă la implementarea pe un domeniu larg de valori ale numărului de biţi de reprezentare. Astfel, gradul de
recunoaştere, la implementarea reţelei într-o configuraţie de (1,32,16), este egal cu gradul de recunoaştere al
reţelei neuronale reprezentate pe domeniul maxim de valori şi scade cu aproximativ 5% faţa de valoarea
iniţială la implementarea in configuraţii de până la (1,8,4).
În cazul implementării intr-o arhitectură de 7-21-4, gradul de recunoaştere depinde puternic de tipul trăsăturii
din care este compus vectorul de antrenare. Astfel, in cazul compunerii vectorului de antrenare din valorile
integralei datelor de răspuns de la cei 7 senzori, gradul de recunoaştere este de 90% şi scade până la 35% în
cazul compunerii vectorilor de antrenare din valoarea timpului la care se atinge panta maximă a funcţiei la
absorbţie. De asemenea performanţele de recunoaştere a reţelei sunt foarte sensibile la numărul de biţi pe care
reţeaua este implementată. Gradul de recunoaştere rămâne constant până la o configuraţie de implementare de
(1,16,8) după care scade dramatic la 40% pentru (1,8,4).
În concluzie, sistemul de recunoaştere îşi păstrează performanţele de recunoaştere pentru implementări în
configuraţii de până la (1,16,8) şi prezintă cel mai bun raport arhitectură – performanţe pentru o configuraţie
de 21 de neuroni pe stratul de intrare, 21 de neuroni pe stratul ascuns şi 4 neuroni pe stratul de ieşire.

Rezumat pag. 33
Capitolul X
Contribuţii originale şi direcţii de continuare a cercetării
Direcţia de cercetare în această teză o constituie dezvoltarea unui sistem olfactiv artificial bazat pe o
platformă inteligentă cu capabilităţi de învăţare si adaptare. Dezvoltarea unei astfel de platforme a presupus
implementarea hardware in circuite FPGA a diferitelor reţele neuronale artificiale prin intermediul mediului
Matlab, ISE şi EDK, prin crearea de biblioteci de componente predefinite necesare implementării unei
structuri de calcul de tip neuronal si setarea de către utilizator a acestor componente in vederea creării, in
principiu, a oricărei reţele neuronale.
Avantajul folosirii acestei metode constă in posibilitatea de adaptare a reţelei neuronale in funcţie de o
aplicaţie dată dependentă de tipul si numărul senzorilor folosiţi in cadrul sistemului olfactiv artificial, de
concentraţia moleculelor organice volatile din gazul de analizat, de condiţiile mediului ambiant, etc.
Domeniul abordat ca aplicaţie în această teză se referă la identificarea tipului cafelei prezentate.
Rezultatele prezentate în continuare reprezintă contribuţiile autorului şi au fost obţinute în cadrul
programului de cercetare doctorală. Aceste rezultate sunt validate prin implementări pe sistemul de
dezvoltare cu circuit FPGA şi simulări pe calculator prin intermediul programelor de simulare specializate.
10.1 Contribuţii originale
Rezultatele obţinute în prezenta teza constituie contribuţii ale autorului în următoarele direcţii de cercetare:
• Dezvoltarea unui mediu integrat hardware-software, pentru implementarea RNA în circuite FPGA,
• Implementarea de RNA cu arhitecturi cunoscute în circuite FPGA,
• Dezvoltarea unui sistem olfactiv artificial pentru recunoaşterea tipului cafelei utilizând RNA
implementate în circuite FPGA.
Principalele contribuţii originale ale autorului sunt:
1. Am studiat implementarea reţelelor neuronale cu autoorganizare şi antrenare on-chip şi am propus o
metodă de proiectare a unei reţele neuronale SOM cu ajutorul componentelor predefinite realizate de
autor.
Pentru dezvoltarea blocurilor de proiectare a reţelei neuronale SOM am realizat următoarele:
Am propus două arhitecturi ale unităţii neuronale de calcul pentru a da posibilitatea creării unor straturi
neuronale cu un număr cât mai mare de neuroni. Pentru compararea celor doua arhitecturi am realizat o
sinteză a frecvenţelor maxime de utilizare şi a consumului de resurse necesar implementării neuronului prin
intermediul blocurilor XtremeDSP, a multiplicatoarelor dedicate şi a acumulatoarelor.
Pentru implementarea hardware a ecuaţiilor de calcul şi a factorului de învăţare am propus o funcţie de
aproximare şi am dezvoltat un script (fişier de tip m) care să calculeze în mod automat în funcţie de numărul
maxim de epoci şi numărul de epoci de la care reţeaua trece din faza de ordonare pe regiuni la faza de
ordonare locală a erorii relative a funcţiei de aproximare, numărul minim de segmente de aproximare pentru
care eroarea relativă introdusă de funcţiile de aproximare să scadă, coeficienţii funcţiei de aproximare: panta
funcţiei de aproximare şi valoarea de ofset a funcţiei de aproximare şi intervalele pe care funcţie este
definită.
Am prezentat o sinteză a resurselor şi a puterii consumate de fiecare bloc component a reţelei neuronale
în parte. Pe baza acestei sinteze am dezvoltat o serie de ecuaţii ce estimează consumul de resurse exprimat in
număr blocuri XtremeDSP, Block RAM şi LUT-uri în funcţie de numărul de neuroni.
În funcţie de consumul de resurse în circuit FPGA am stabilit tipul de neuron ce poate fi implementat.
Am calculat numărul maxim de neuroni implementabil în circuitul 4VSX35 ce posedă proprietatea de
învăţare on-chip, acesta este de 135.
Am realizat biblioteca de componente ce compun reţeaua neuronală cu autoorganizare (SOM).
2. Am studiat implementarea reţelelor neuronale multistrat cu propagare înainte şi antrenare BP on-chip şi
am propus o metodă de proiectare a unei reţele neuronale FF cu ajutorul componentelor predefinite
realizate de autor.
Pentru dezvoltarea blocurilor de proiectare a reţelei neuronale cu propagare înainte am realizat
următoarele
Am realizat o sinteză a frecvenţelor maxime de utilizare şi a consumului de resurse necesar implementării
neuronului prin intermediul blocurilor XtremeDSP, a multiplicatoarelor dedicate şi a acumulatoarelor.
Am implementat hardware o serie de funcţii de aproximare a funcţiei de activare sigmoid şi pentru fiecare
am estimat consumul de resurse şi frecvenţa maximă de calcul şi am calculat erorile maxime şi medii
introduse.
Am realizat un tabel de sinteză ce explicitează pentru fiecare tip de funcţie de aproximare resursele
consumate (exprimate în număr de slice-uri, LUT-uri şi total porţi logice echivalente), frecvenţa maximă de

Rezumat pag. 34
calcul şi puterea consumată. În urma acestei sinteze am concluzionat cu privire la alegerea celei mai eficiente
funcţii de aproximare pentru o situaţie dată a resurselor disponibile.
Am dezvoltat un set de ecuaţii care în funcţie de numărul de neuroni din fiecare strat şi de numărul de
straturi ce compun reţeaua neuronală să calculeze momentele de timp la care semnalele de control a
blocurilor de calcul vor trece dintr-o stare în alta, ecuaţiile 8.16 – 8.18.
Am stabilit componenţa blocurilor de calcul a erorii cumulate, gradientului erorii şi a ponderilor stratului
neuronal de ieşire. Structura blocurilor propuse este una modulară şi poate fi adaptată pentru orice
configuraţie a arhitecturii reţelei neuronale.
Am realizat o serie de implementări ale reţelei neuronale FF-BP cu învăţare on-chip compuse dintr-un
număr diferit de neuroni
Am realizat o sinteză a resurselor şi a puterii consumate de fiecare bloc component în parte, pe baza
căreia am dezvoltat o serie de ecuaţii ce estimează consumul de resurse exprimat in număr blocuri
XtremeDSP, Block RAM şi LUT-uri în funcţie de numărul de neuroni din cele două tipuri de straturi din
reţea, ecuaţiile 1.20.
Am estimat că numărul maxim de neuroni implementabil în circuitul 4VSX35 ce posedă proprietatea de
învăţare on-chip este de 120 din care 85 în stratul ascuns şi 35 în stratul de ieşire.
Am realizat biblioteca de componente ce compun reţeaua neuronala FF-BP cu învăţare on-chip
3. Am studiat, propus şi implementat o arhitectură a unui sistem olfactiv artificial capabilă să recunoască
tipul cafelei prezentate:
Am stabilit sistemul senzorial compus din 7 senzori de gaz MOS, sensibili la un spectru larg de odoranţi
(TGS826, TGS842, TGS2600, TGS2601, TGS2602, TGS2620), un senzor de temperatură (LM35) şi unul de
umiditate (SY- HS-230).
Am creat un instrument virtual de achiziţie a datelor ce permite setarea timpilor de absorbţie, desorbţie
(prin valoarea de prag) şi revenire la valoarea de referinţă şi a numărului de absorbţii succesive realizate de la
o singură probă.
Am creat o funcţie de compensare a temperaturii şi a umidităţii prin scalarea răspunsului senzorilor la o
valoare de referinţa caracterizată de parametrii mediului exterior de 38°C şi o umiditate relativă de 50%;
Am realizat o serie de funcţii de procesare a semnalului în scopul extragerii trăsăturilor răspunsului
senzorului la aplicarea odoranţilor:
− modulul de extragere a datelor corespunzătoare fiecărei absorbţii din setul de 10 în care au fost
achiziţionate;
− modulul de compensare a dependenţei răspunsului senzorului faţă de temperatura şi umiditatea
atmosferei din camera de test;
− modulul de compensare a influenţei variaţiei concentraţiei compusului volatil de la o absorbţie la alta
Am selectat parametrii ce caracterizează funcţia de răspuns a senzorilor
Am analizat parametrii de performanţă a mai multor funcţii de fitare: suma pătratelor erorilor, pătratul
coeficientului de corelaţie multiplă, Adj R-sq şi abaterea medie pătratică.
Am creat funcţia de extragere a trăsăturilor.
Am creat funcţia de setare a diferiţilor parametri ce caracterizează arhitectura reţelei neuronale FF-BP în
care se specifică domeniul de valori a vectorilor de intrare, numărul de neuroni din stratul ascuns, numărul de
neuroni din stratul de ieşire, tipul funcţiilor de activare de pe cele două straturi, funcţia de antrenare, numărul
maxim de epoci, eroarea pătratică medie;
Am analizat diferite arhitecturi ale reţelei neuronale din punct de vedere al gradului de recunoaştere funcţie
de trăsăturile ce compun vectorii de antrenare;
Am realizat o analiză a erorilor de recunoaştere introduse de implementarea reţelei neuronale pe un anumit
număr de biţi;
Am realizat în Simulink pe baza modelului creat de funcţia gensim.m a toolbox-ului NNtool un model care
să emuleze comportamental o reţea neuronală FF-BP implementată hardware. Modelul este unul general şi în
funcţie de setările efectuate în fereastra de configurare a parametrilor, modifică tipul reţelei şi numărul de biţi
în care partea întreagă şi cea fracţionară a datelor este reprezentată;
Am analizat relaţia dintre numărul de biţi pe care este implementată reţeaua neuronală şi gradul de
recunoaştere a tiparelor prezentate;
Am simulat şi calculat gradul de recunoaştere a tiparelor prezentate pentru diferite configuraţii de
implementare;
Am analizat rezultatele simulărilor diverselor arhitecturi ale reţelei neuronale, a implementării acestora pe
un număr diferit de biţi şi a compunerii vectorilor de antrenare din diferite trăsături ale semnalului ce
caracterizează tipul cafelei

Rezumat pag. 35
10.2 Direcţii de continuare a cercetării
Imensul potenţial pe care un nas electronic îl are în rezolvarea în timp real şi la costuri reduse a unor
probleme ce se regăsesc într-o serie de domenii cum ar fi cel alimentar, de securitate şi ajungând până la cel
farmaceutic sau medical face din continuarea cercetărilor în direcţia dezvoltării unui sistem olfactiv mai
performant o cerinţă imperativă.
Posibilele direcţiile de cercetare de interes ştiinţific şi tehnic ce au la bază rezultate prezentate în această
teză sunt:
Analiza informaţiilor noi aduse prin crearea de pseudosenzori. Cunoscându-se faptul că răspunsul senzorilor
de gaz de tip MOS este puternic influenţat de temperatura la care aceştia sunt încălziţi, crearea de pseudosenzori,
prin încălzirea acestora la diferite temperaturi, poate constitui o soluţie privind îmbunătăţirea
informaţiilor generate de chemosenzori.
Implementarea unor tipuri noi de sisteme de recunoaştere inteligente. Pe lângă alte sisteme de recunoaştere
cu reţele neuronale a căror biblioteci pot fi de asemenea dezvoltate, implementarea sistemelor fuzzy sau a
celor hibride: sistemele neuro-fuzzy, pot constitui o alternativă viabilă în aplicaţiile de recunoaştere a
tiparelor.
Aplicaţii de biometrie. Extinderea cercetării asupra aplicaţiilor ce privesc recunoaşterea de amprente
biometrice umane prin adaptarea sistemul dezvoltat în această teză la particularităţile acestui tip de aplicaţii.
Extinderea sistemului de analiză. Simţul olfactiv este in mare măsură asemănător şi strâns legat de cel
gustativ, completându-se unul pe celălalt. Astfel încât, pornind de la sistemul olfactiv dezvoltat în această
teză şi prin selectarea unor senzori corespunzători măsurării fazei lichide şi a unui sistem de eşantionare
adecvat se poate obţine un sistem gustativ artificial - aşa numita limbă artificială.

Bibliografie selectivă
1. Alippi C., G. Storti‐Gajani. Simple Approximation of Sigmoidal Functions: Realistic Design of Digital
Neural Networks Capable of Learning. Proc. ISCAS’91, Singapore, IEEE Press, pp. 1505‐1508, June 1991.
2. Amin H., Curtis, K.M., and Hayes–Gill, B.R.: ‘Piecewise linear approximation applied to nonlinear
function of a neural network’, IEE Proc. Circuits, Devices Sys., 1997, 144, (6), pp. 313–317
3. Beiu V., J.A. Peperstraete, and R. Lauwereins. Using Threshold Gates to Implement Sigmoid
Nonlinearity.Proc. ICANN’92, Elsevier Science Publishers, Amsterdam, vol. II, pp. 1447‐1450, 1992.
4. Berglund E., J. Sitte, The parameterless self‐organizing map algorithm. Neural Networks, IEEE
Transactions on. vol. 17, nr 2, 2006
5. Bishop C. M., M. Svensen, and C. K. I. Williams. Gtm: The generative topographic mapping. Neural
Computation, 10(1):215–235, 1998.
6. Bishop C. M., M. Svensen, C. K. I. Williams, A principled alternative to the self‐organizing map.
Advances in Neural Information Processing Systems, (9), 1997.
7. Cirstea M., A. Dinu, D. Nicula: "A Practical Guide to VHDL Design", Ed. Tehnica, Bucharest, Romania,
May 2001, ISBN: 973‐31‐1539‐8.
8. Deville Y., A Neural Implementation of Complex Activation Functions for Digital VLSI Neural Networks.
Microelectronic J., 24(3), 259‐262 (1993).
9. Dinu A., M. Cirstea , A Digital Neural Network FPGA Direct Hardware Implementation Algorithm
Industrial Electronics, 2007. ISIE 2007. IEEE International Symposium on Volume , Issue , 4‐7 June 2007
Page(s):2307 – 2312.
10. Fraden J., Handbook of Modern Sensors. Physics, Designs and Applications, 2nd Edition, American
Institute of Physics, Woodbury, New York, 1997.
11. Fritzke B., A growing neural gas network learns topologies. In G. Tesauro, D. S. Touretzky, and T. K.
Leen, editors, Advances in Neural Information Processing Systems, pages 625–632. MIT Press,
Cambridge MA, 1995.
12. Gardner J. W., P.N. Bartlett, “Electronic noses: Principles and Applications”, Oxford University Press:
New York, 1999.
13. Gardner J.W. , P.N. Bartlett, Sensors and Actuators B‐Chemical, 1994, 18(1‐3), 211‐220;
14. Hu Yu Hen, Handbook of Neural Network Signal Processing, Crc Press, 2002.
15. Hulle M. M. V. , K. U. Leuven. Globally‐ordered topologypreserving maps achieved with a learning rule
performing local weight updates only. Neural Networks for Signal Processing [1995] V. Proceedings of
the 1995 IEEE Workshop, pages 95–104, Sep 1995.
16. Jurs P.C., G.A. Bakken, Computational Methods for the Analysis of Chemical Sensor Array Data from
Volatile Analytes, Chem. Rev. 2000, 100, 2649‐2678.
17. Kohonen T., Self‐Organizing Maps. Springer‐Verlag, 1997.
18. Krykelis A., A Novel Massively Parallel Associative Processing Architecture for the Implementation of
Artificial Neural Networks. Proc. of the Intl. Conf. on Acoustics, Speech, and Signal Processing
ICASSP’91, Toronto, Canada, IEEE Press, vol. II, pp. 1057‐1060, May 1991.
19. Lavagno L., and others, A Simulink based Approach to System Level Design and Architecture Selection,
research report Universita di Udine, 2004
20. Luca Mari, and others, A Simulink based Hardware / Software Codesign Tool for Rapid Prototyping of
Control Systems, research report Politecnico di Torino, 2004.
21. Mulier F., V. Cherkassky. Learning rate schedules for selforganizing maps. In Computer Vision & Image
Processing.,Proceedings of the 12th IAPR International. Conference on, volume 2, pages 224–228. IEEE,
1994
22. Myers D.J., R.A. Hutchinson. Efficient Implementation of Piecewise Linear Activation Function for
Digital VLSI Neural Networks. Electronics Letters, 25(24), pp. 1662‐1663, 1989
23. Oniga, A. Tisan, A. Buchman, C. Lung: Hardware Implementation of Simple Competitive Artificial
Neural Networks with Neuron Parallelism. Conference on Embedded and Ambient Systems, RCEAS
2007, Budapest, Hungary, November 22‐24, 2007, p 23‐24, ISBN 978‐963‐8431‐96‐7
24. Oniga, A. Tisan, C. Gavrincea, D. Mic, Implementari digitale ale retelelor neuronale artificiale,
Symposium of Electronics and Telecommunications, ‐ Fifth Edition – Etc 2002, September, 19‐20, 2002,
Timisoara, Romania, pp 43‐47. ISSN 1224‐6034
25. Oniga, A. Tisan, D. Mic, A. Buchman, A. Vida‐Ratiu, Hand Postures Recognition System Using Artificial

Neural Networks Implemented in FPGA, 30th International Spring Seminar on Electronics Technology,
ISSE 2007. Technical University of Cluj‐Napoca, ROMANIA, May 9‐13, 2007, p. 507 ‐ 512, ISBN 1‐4244‐
1218‐8, IEEE Catalog Number: 07EX1780C, Library of Congress: 2007924573
26. Oniga, A. Tisan, D. Mic, A. Buchman, A. Vida‐Ratiu, Optimizing FPGA implementation of feed‐forward
neural networks, Procedeengs of the 11th International Conference on Optimization of Electrical and
Electronic Equipment OPTIM 2008, 2008, Brasov, Romania, May 22‐23, p. 31‐36, IEEE Catalog Number
08EX1996, ISBN 1‐4244‐1544‐6, Library of the Congress 2007905111, ISBN 978‐973‐131‐032‐9.
27. Oniga, A. Tisan, D. Mic, A. Buchman, C. Gavrincea, Hardware implementation of simple competitive
neural networks with layer parallelism, International symposium for design and technology of
electronics packaging, september 2007, pp19‐199, ISBN 978
28. Pearce T.C., S. S. Schiffman; H. T. Nagle; J.W. Gardner (Editors). Handbook of Machine Olfaction:
Electronic Nose Technology. VCH‐Wiley, 1 ed., 2003.
29. Savran A., S. Unsal, Hardware Implementation of a Feedforward Neural Network using FPGAs.
International Conference on Electrical and Electronics Engineering. Bursa, December 2003.
30. Spaanenburg L., B. Hoefflinger, S. Neusser, J.A.G. Nijhuis, and A. Siggelkow. A Multiplier‐Less Digital
Neural Network. Proc. MICRO‐NEURO’91, Kirill & Method Verlag, pp. 281‐289, 1991.
31. Tisan, A. Buchman, S. Oniga, C. Gavrincea, A Generic Control Block for Feedforward Neural Network
with On‐Chip Delta Rule Learning Algorithm, 30th International Spring Seminar on Electronics
Technology, ISSE 2007. Technical University of Cluj‐Napoca, ROMANIA, May 9‐13, 2007, p. 567 ‐ 570,
ISBN 1‐4244‐1218‐8, IEEE Catalog Number: 07EX1780C, Library of Congress: 2007924573
32. Tisan, C. Gavrincea, S. Oniga, A Generic Building Block for Hebbian Neural Network with On‐Chip
Learning, Buletin Stiintific Seria al Universitatii Politehnica din Timisoara, Seria Electronica si
Telecomunicatii, Tom 51(65), Fascicola 1, 2006, ISSN1583‐3380, Cod CNCSIS 252, pag. 5‐8
33. Tisan, C. Gavrincea, S. Oniga, Methods for embedded systems design with on‐chip learning neural
networks, International symposium for design and technology of electronics packaging, september
2007, pp283‐287, ISBN 978‐973‐713‐188‐1
34. Tisan, S. Oniga, A. Buchman, C. Gavrincea, Architecture and Algorithms for Syntetizable Neural
Networks with On‐Chip Learning, 8‐th International Symposium on Signals, Circuits and Systems. ISSCS
2007, Iasi, iulie 12 ‐13, vol 1, pag 265 – 268, ISBN 1‐4244‐0968‐3, IEEE Catalog Number: 07EX1678,
Library of Congress: 2007920356.
35. Tisan, S. Oniga, A. Buchman, C. Gavrincea, D. Mic, Mecanisme de conductie si recunoastere moleculara
a senzorilor olfactivi semiconductori pe baza de SnO2, Buletinul Stiintific, Seria C, Volumul X, Fascicola
Electronica, Electrotehnica, Automatizari, Simpozionul Stiintific National, Baia Mare, 8 – 9 Mai 2003,
pp. 109 – 114. ISSN 1224‐3272
36. Tisan, S. Oniga, A. Buchman, C. Gavrincea: Hardware/software codesign of a pattern recognition
system with on‐chip learning, Regional Conference on Embedded and Ambient Systems, RCEAS 2007,
Budapest, Hungary, November 25‐26, 2007, p 23‐24, ISBN 978‐963‐8431‐96‐7
37. Tisan, S. Oniga, C. Gavrincea, A. Buchman, Hardware/Software Co‐design of a Self‐organized map with
on‐chip learning, Procedeengs of the 11th International Conference on Optimization of Electrical and
Electronic Equipment OPTIM 2008, 2008, Brasov, Romania, May 22‐23, p. 81‐86, IEEE Catalog Number
08EX1996, ISBN 1‐4244‐1544‐6, Library of the Congress 2007905111, ISBN 978‐973‐131‐032‐9.
38. Tisan, S. Oniga, C. Gavrincea, Hardware implementation of a MLP network with on‐chip learning,
Proceedings of the 5th WSEAS International Conference on DATA NETWORKS, COMMUNICATIONS &
COMPUTERS, Bucharest, Romania, October 16‐17, 2006, ISSN 1790‐5117, ISBN 960‐8457‐54‐8
39. Tisan, S. Oniga, C. Gavrincea, Hardware Implementation of Various Neural Network with On‐Chip
Learning, WSEAS TRANSACTIONS on SIGNAL PROCESSING, Issue 10, Volume 2, October 2006, ISSN
1790‐5022, pag. 1357‐1364
40. Tisan, S. Oniga, Current Status of Electronic Nose: the Sensing System, International Multidisciplinary
Conference, 5th edition, Baia Mare, 23‐24 May 2003, Scientific Bulletin, serie C, Volume XVII, pp. 517‐
522. ISSN: 1224‐3264
41. Wilson D. R. , T. R. Martinez. The need for small learning rates on large problems. In Neural Networks,
2001. Proceedings. IJCNN ’01. International Joint Conference on, volume 1, pages 115–119. IEEE, IEEE,
July 2001.

CURRICULUM VITAE
Date personale:
• Numele şi prenumele : Tisan Alin Saşa
• Data naşterii : 19 martie 1974
• Adresa de contact : str. Victor Babeş 62A, Baia Mare
Diplome universitare si funcţia didactică :
• Diploma de inginer în profilul Fizică Tehnologică din cadrul Facultăţii de Fizică a Universităţii
Babeş Bolyai, Cluj-Napoca, în 1997
• Diploma de Studii Aprofundate, specializarea Fizica stării condensate, din cadrul Facultăţii de
Fizică a Universităţii Babeş Bolyai, Cluj-Napoca, în 1998
• Şef de lucrări în cadrul Catedrei de Electronică şi Calculatoare din cadrul Facultăţii de Inginerie
a Universităţii de Nord din Baia Mare
Experienţa profesională:
1999 – 2000: Preparator, Catedra de Electronică şi Calculatoare, Facultatea de Inginerie,
Universitatea de Nord din Baia Mare (UNBM). Activităţi didactice susţinute:
laborator la disciplina “Materiale electrotehnice”, anul II EM,EE şi EA.
2000 – 2004: Asistent, Catedra de Electronică şi Calculatoare, Facultatea de Inginerie,
Universitatea de Nord din Baia Mare (UNBM). Activităţi didactice susţinute:
laborator la disciplinele “Măsurări electrice si electronice” şi “Materiale
electrotehnice”,(anul II), laborator şi proiect la disciplina “Sisteme de achiziţie a
datelor”, (anul III EA şi CAL).
2004 – în prezent: Şef de lucrări, Catedra de Electronică şi Calculatoare, Facultatea de Inginerie,
Universitatea de Nord din Baia Mare (UNBM). Activităţi didactice susţinute:
laborator la disciplinele “Măsurări electrice si electronice”, “Medii de calcul
Ingineresc” şi “Materiale electrotehnice”,(anul II EA şi CAL), laborator şi proiect
la disciplina “Sisteme de achiziţie a datelor” (anul III EA şi CAL), laborator la
disciplina “Prelucrarea digitală a semnalelor” (anul IV EA), curs la disciplinele
“Măsurări electrice si electronice”, “Medii de calcul Ingineresc” şi “Materiale
electrotehnice” (anul II EA şi CAL), “Sisteme de achiziţie a datelor” (anul III EA şi
CAL), “Optoelectronică” (anul IV EA) şi “Prelucrarea digitală a semnalelor”
(anul IV EA).
Perioade de mobilităţi în străinătate:
• European Short Course ON Electronic Noses and Tongues: ‘What Is Causing The Signal’,
organizat de European Network on Artificial Olfactory Sensing, , La Londe-Les-Maures,
Franta, 31 August – 5 Septembrie, 2003,
• 3rd European Short Course of the Nose II Network, ” Advanced training on Fundamentals of
signal and data processing”, Alpbach, Austria, 21 - 26 Martie 2004;
• Fourth GOSPEL Summer School, Network of Excellence in Artificial Olfaction, Creta, Grecia,
25-31 mai 2008
Publicaţii în calitate de autor si co-autor:
Manuale, culegeri de probleme, îndrumătoare de laborator publicate pe plan local: 1
îndrumar de laborator ca şi autor
Lucrări ştiinţifice: 28 lucrări ştiinţifice (dintre care 12 ca prim autor)
• 1 lucrare publicată în revistă de specialitate internaţională
• 5 lucrări publicate în volumele unor manifestări ştiinţifice naţionale
• 22 lucrări publicate în volumele unor manifestări ştiinţifice internaţionale

Contracte de cercetare:
2007-2008 Director proiect: contract nr. 602/2007, cod CNCSIS TD-277, „Contribuţii privind
studiul, sinteza si implementarea unor aplicaţii cu sisteme de senzori inteligenţi.
Nasul electronic”. Valoare 28333 RON
2006-2008: Responsabil ştiinţific: contract nr.: 253/01.08.2006, „Dezvoltarea PArteneriatelor
la nivel naţional şi internaţional, în domeniul SistemE Dedicate, în vederea
organizării de manifestări ştiinţifice si pregătirea de proiecte comune în programul
cadru 7 UE -PASED”, Director proiect conf. dr. ing. Oniga Ştefan, Valoare
200.000 RON;
2004 - 2006: Membru: contract 33343/2004, CNCSIS, „Dezvoltarea unor module de translaţie
de tip actuator liniar electromecanic cu aplicaţie la sistemele flexibile de fabricaţie
şi ecotehnologie”. Director proiect prof. dr. ing. Năsui Vasile
2004 - 2006: Membru al Grantului cu compania Xilinx Inc. din SUA. „Dezvoltare infrastructură
cercetare în domeniul proiectării cu circuite logice programabile”
2001 - 2003: Membru al Grantului cu compania Xilinx Inc. din SUA. „Dotare laborator
cercetare în domeniul proiectării cu circuite logice programabile”.
♦ Limbi străine cunoscute:
• Engleză – foarte bine