ARM PrimeCell - ARM Information Center

プログラマモデル
3.2.8 LCDStatus [5] (+ 0x20)
LCDStatus は 読 み 出 し / 書 き 込 みレジスタです。このレジスタを 読 み 出 すと、 割 り 込 み
が 設 定 されていれば 割 り 込 みを 生 成 可 能 な 5 ビットを 戻 します。このレジスタへの 書
き 込 みでは、ビットに 1 を 書 き 込 むと、そのビットに 対 応 する 割 り 込 みがクリアされ
ます。0 を 書 き 込 んでも 作 用 しません。 表 3-10 は、LCDStatus のビット 割 り 当 てを 示 し
ています。
表 3-10 LCDStatus レジスタ
ビット 名 前
タイプ
説 明
4 MBERROR 読 み 出 し
/ クリア
3 Vcomp 読 み 出 し
/ クリア
2 LNBU 読 み 出 し
/ クリア
1 FUF 読 み 出 し
/ クリア
0 - - 予 約 。
AMBA AHB マスタバスエラーステータス。AMBA AHB マスタが、スレーブ
からのバスエラー 応 答 を 検 出 するとセットされます。
垂 直 比 較 。LCDControl レジスタから 選 択 された 4 つの 垂 直 領 域 のいずれか 1
つに 到 達 すると、セットされます。
LCD 次 アドレスベース 更 新 。モードに 依 存 し、カレントベースアドレスレジ
スタが 次 のアドレスレジスタによって 正 しく 更 新 された 場 合 にセットされま
す。 新 しい 次 のアドレスは、 二 重 バッファが 使 用 されている 場 合 にロードする
ことができます。
FIFO アンダーフロー。 上 位 または 下 位 どちらかの DMA FIFO が、アンダーフ
ロー 条 件 を 発 生 させる 空 のときに 読 み 出 しアクセスされるとセットされます。
3.2.9 LCDInterrupt [5] (+ 0x24)
LCDInterrupt は 読 み 出 し 専 用 レジスタです。このレジスタは、LCDStatus レジスタと
LCDINTRENABLE レジスタのビットごとの 論 理 AND です。 割 り 込 みラインは 各 割 り
込 みに 対 応 します。 全 ての 割 り 込 みの 論 理 OR がシステム 割 り 込 みコントローラに 与 え
られます。 表 3-11 は、LCDInterrupt のビット 割 り 当 てを 示 しています。
表 3-11 LCDInterrupt レジスタ
ビット 名 前
タイプ
説 明
4 MBERRORINTR 読 み 出 し AHB マスタエラー 割 り 込 みステータスビット。
3 VCOMPINTR 読 み 出 し 垂 直 比 較 割 り 込 みステータスビット。
2 LNBUINTR 読 み 出 し LCD 次 ベースアドレス 更 新 割 り 込 みステータス
ビット。
1 FUFINTR 読 み 出 し FIFO アンダーフロー 割 り 込 みステータスビット。
0 - - 予 約 。
3-14 Copyright © ARM Limited 1999, 2000. All rights reserved. ARM DDI0161DJ-00