Processat de Senyals d'Acceleració i Metodologia d'Ajust de Zero
Processat de Senyals d'Acceleració i Metodologia d'Ajust de Zero
Processat de Senyals d'Acceleració i Metodologia d'Ajust de Zero
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
<strong>Processat</strong> <strong>de</strong> <strong>Senyals</strong> d’Acceleració i <strong>Metodologia</strong> d’Ajust <strong>de</strong> <strong>Zero</strong><br />
Com po<strong>de</strong>m veure, es tracta d’un protocol força complet, que<br />
ens permet treballar a velocitats molt a<strong>de</strong>qua<strong>de</strong>s i amb un nombre<br />
<strong>de</strong> perifèrics consi<strong>de</strong>rable.<br />
Un <strong>de</strong>ls inconvenients que presenta aquest bus és la<br />
complexitat <strong>de</strong> funcionament que te. Així com po<strong>de</strong>m trobar bussos<br />
que amb una lleugera configuració transmeten da<strong>de</strong>s, el QSPI<br />
requereix d’una configuració força feixuga.<br />
2.3.2. UART<br />
El bus UART és un bus molt utilitzat a nivell comercial. Tot i<br />
que per aquestes sigles no se l’acostuma a conèixer, es tracta <strong>de</strong>l<br />
port sèrie <strong>de</strong>l que disposen molts ordinadors.<br />
L’avantatja d’aquest bus, a part <strong>de</strong> la seva àmplia utilització,<br />
és que transforma les da<strong>de</strong>s <strong>de</strong>l processador (que es troben en<br />
paral lel) a da<strong>de</strong>s en sèrie, i viceversa. A part <strong>de</strong> transformar-les,<br />
afegeix els bits corresponents d’inici, fi, i totes les configuracions<br />
que ha <strong>de</strong> realitzar. Això resulta molt útil quan es tracta<br />
d’interactuar amb altres components que no hem programat<br />
nosaltres, i que per tant <strong>de</strong>sconeixem quin format <strong>de</strong> da<strong>de</strong>s<br />
utilitzen.<br />
Les característiques d’aquest mòdul són força conegu<strong>de</strong>s:<br />
- Possibilitat <strong>de</strong> tenir rellotge intern o extern<br />
- In<strong>de</strong>pendència entre el rellotge emissor i el receptor<br />
- Emissió i recepció full-duplex en mo<strong>de</strong> síncron o asíncron<br />
- Receptor amb 4 buffers<br />
- Emissor amb 2 buffers<br />
- Format <strong>de</strong> da<strong>de</strong>s programable:<br />
27