Teknik Mikroprosesor(1)

TEKNIK MIKROPROSESOR
Gambar 3.10. Siklus Operasi Baca-Tulis I/O
3.8. SIKLUS PERMINTAAN BUS
Gambar 3.11 merupakan ilustrasi timing untuk siklus permintaan atau
pengakuan bus (Bus Request/Acknowledge), sinyal keberadaannya
dikenali oleh CPU melalui tepi kenaikan dari periode clock terakhir dari siklus
mesin. Pada saat sinyal aktif maka CPU akan menset alamat, data
dan sinyal kontrol tristate pada state impedansi tinggi yaitu saat tepi naik dari
clock pulse berikutnya, pada waktu tersebut devais eksternal dapat
mengendalikan bus untuk melalukan transfer antara memori dengan devais
I/O. Operasi inilah yang dikenal dengan istilah akses memori secara langsung
“Direct Memory Access” [DMA] menggunakan siklus stealing. Adapun waktu
maksimum yang dibutuhkan oleh CPU untuk memberikan respon terhadap
permintaan bus (bus request) adalah sepanjang siklus mesin, dan untuk
pengendalian dari luar dapat dilakukan pengelolaan kontrol terhadap bus
sesuai permintaan yaitu sebanyak siklus clocknya.
132