Metodi di calibrazione e ricostruzione degli eventi nell ... - MEG

2.5 L’elettronica di Front-End ed il sistema di acquisizione dati 41
·20·10 −9 s ≈ 60 Hz. Nel calcolo vengono presi in considerazione solo gli eventi accidentali,
che sono predominanti rispetto a quelli correlati.
• Imponendo infine che il fotone ed il positrone siano emessi in direzione opposta ed utilizzando
la lookup table discussa precedentemente si ottiene un ulteriore decremento di un
fattore 10, per cui la frequenza finale di trigger è attesa essere Rf ≈ 6 Hz.
La frequenza di eventi misurata sperimentalmente nel 2007 è di 6 Hz, in accordo con le
previsioni.
2.5 L’elettronica di Front-End ed il sistema di acquisizione dati
Il sistema di acquisizione dell’esperimento MEG deve essere in grado di soddisfare determinati
requisiti:
• precisa misura della carica dei segnali;
• risoluzione temporale σt = 40 ps;
• grande numero di canali (∼3000).
• reiezione del pile-up da un fondo di decadimenti di ∼ 10 8 µ/s in un calorimetro non
segmentato.
Per far fronte a queste esigenze è stato sviluppato un chip chiamato Domino Ring Sampling,
che consente un’elevata frequenza di campionamento e sufficiente range dinamico (12 bit) ad
un costo contenuto.
2.5.1 Il chip Domino Ring Sampling
Il Domino Ring Sampling 2 (DRS2) [51] è un chip SCA (Switched-Capacitor Array) a 10 canali,
ciascuno con 1024 celle di campionamento capacitive. La digitizzazione delle forme d’onda è
operata con una frequenza che varia da 0.5 GHz a 4.5 GHz; data la difficoltà nel generare e
distribuire un segnale di clock esterno di tale frequenza, il segnale di campionamento viene
generato direttamente nel chip e si propaga in maniera libera tramite una catena di invertitori
(principio domino). La velocità dell’onda domino è controllata da un potenziale esterno, in
modo tale che la catena di invertitori può essere vista come un Voltage Controlled Oscillator
(VCO). L’onda domino “corre” in maniera continua in senso circolare (da cui il nome “Domino
Ring Sampling” chip, DRS) e può essere fermata in qualsiasi istante con un segnale di trigger
esterno. Uno schema semplificato del chip è mostrato in figura 2.21.
Dato che la velocità dell’onda domino dipende da molti fattori come temperatura e tensione di
alimentazione, viene utilizzato un circuito PLL (Phase Locked Loop) esterno per sincronizzare
la frequenza con quella di un preciso oscilatore al quarzo. Distribuendo questo segnale di
riferimento a tutti i chip dell’esperimento, è possibile far ruotare le onde domino di tutti i chip
con la stessa fase e frequenza con un jitter di ∼ 200 ps.
Una volta ricevuto un segnale di stop del trigger, il contenuto delle celle di campionamento
viene “congelato”, letto sequenzialmente da uno shift register ad una frequenza di 40 MHz,