Multiplicación Secuencial en Dispositivos Lógicos Programables

More documents

Recommendations

Info

2.21. Implementación de Multiplicadores n = 8 . . . . . . . . . . . . . . 30 2.22. Implementación de Multiplicadores n = 16 . . . . . . . . . . . . . 30 2.23. Implementación de un multiplicador optimizado en área de Xilinx n = 32. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 3.1. Multiplicador SM con desplazamiento a la derecha. . . . . . . . . 37 3.2. Multiplicador SM con desplazamiento a la derecha con registro compartido. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 3.3. Multiplicador SM con desplazamiento a la izquierda. . . . . . . . 39 3.4. Consumo de recursos del SM. . . . . . . . . . . . . . . . . . . . . 41 3.5. Esquema de retardos en un sumador. . . . . . . . . . . . . . . . . 42 3.6. Retardo de propagación estimado del SM. . . . . . . . . . . . . . 44 3.7. Máxima frecuencia de reloj estimada aplicable al SM. . . . . . . . 44 3.8. Velocidad máxima de procesamiento del SM. . . . . . . . . . . . . 45 3.9. Diagrama de un SMB4(3X). . . . . . . . . . . . . . . . . . . . . . 47 3.10. Diagrama de un SMB4(-X). . . . . . . . . . . . . . . . . . . . . . 49 3.11. Diagrama de la variante del SMB4(-X). . . . . . . . . . . . . . . . 50 3.12. Consumo de recursos de multiplicadores SM. . . . . . . . . . . . . 52 3.13. Retardo de propagación estimado del SMB4(3X). . . . . . . . . . 53 3.14. Máxima frecuencia de reloj estimada aplicable al SMB4(3X). . . . 53 3.15. Velocidad máxima de procesamiento del SMB4(3X). . . . . . . . . 54 3.16. Retardo de propagación estimado del SMB4(-X). . . . . . . . . . 55 3.17. Máxima frecuencia de reloj estimada aplicable al SMB4(-X). . . . 55 3.18. Velocidad máxima de procesamiento del SMB4(-X). . . . . . . . . 56 3.19. Multiplicador SMSR. . . . . . . . . . . . . . . . . . . . . . . . . . 57 3.20. Consumo de recursos del SMSR. . . . . . . . . . . . . . . . . . . . 58 3.21. Retardo de propagación estimado del SMSR. . . . . . . . . . . . . 59 xii
3.22. Máxima frecuencia de reloj estimada aplicable al SMSR. . . . . . 60 3.23. Velocidad máxima de procesamiento del SMSR. . . . . . . . . . . 60 3.24. Diagrama de operación de un SMF. . . . . . . . . . . . . . . . . . 62 3.25. Consumo de recursos de multiplicadores SMF. . . . . . . . . . . . 65 3.26. Retardo de propagación estimado del SMF. . . . . . . . . . . . . . 66 3.27. Máxima frecuencia de reloj estimada aplicable al SMF. . . . . . . 66 3.28. Velocidad máxima de procesamiento de los SMF. . . . . . . . . . 67 3.29. Ejemplo de un SMSC(SM). . . . . . . . . . . . . . . . . . . . . . 68 3.30. Ejemplo de un SMSC(SMSR). . . . . . . . . . . . . . . . . . . . . 69 3.31. Consumo de recursos estimado de un SMSC. . . . . . . . . . . . . 71 3.32. Ruta crítica de dos sumas consecutivas. . . . . . . . . . . . . . . . 72 3.33. Retardo de propagación estimado del SMSC. . . . . . . . . . . . . 73 3.34. Máxima frecuencia de reloj estimada aplicable al SMSC. . . . . . 74 3.35. Velocidad máxima de procesamiento del SMSC. . . . . . . . . . . 74 3.36. Consumo de recursos lógicos de un SM vs SMSR. . . . . . . . . . 75 3.37. Velocidad de procesamiento de un SM vs SMSR. . . . . . . . . . . 76 3.38. Consumo de recursos lógicos de los multiplicadores optimizados en velocidad. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 3.39. Velocidad de procesamiento de los multiplicadores optimizados en velocidad. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 3.40. Índice de performance de los multiplicadores. . . . . . . . . . . . . 79 3.41. Índice de performance de los multiplicadores 20 < n < 32. . . . . 80 3.42. Modificación del SMSR para el producto de las mantisas . . . . . 81 3.43. Ejemplo del esquema de redondeo implementado . . . . . . . . . . 83 3.44. Multiplicación de las mantisas. . . . . . . . . . . . . . . . . . . . . 83 3.45. Consumo de recursos del PFPM(SMSR), r = 8. . . . . . . . . . . 85 3.46. Consumo de recursos del PFPM(SMSR), r = 8. . . . . . . . . . . 86 xiii
Page 1 and 2: MULTIPLICACIÓN SECUENCIAL EN DISPO
Page 3 and 4: Índice general Agradecimientos XVI
Page 5 and 6: 3.5.1. Variante Multiplicador Secue
Page 7 and 8: D.5. Performance Evaluation of FPGA
Page 9 and 10: 3.15. Ejemplo de una multiplicació
Page 11: Índice de figuras 2.1. Diagrama en
Page 15 and 16: 4.17. Índice de performance de los
Page 17 and 18: Agradecimientos A Mario A Daniel A
Page 19 and 20: flotante, obteniendose esquemas de
Page 21 and 22: MAC Multiplicador/Acumulador MP Mul
Page 23 and 24: Capítulo 1 Introducción En el Pro
Page 25 and 26: Capítulo 1. Introducción 3 La dif
Page 27 and 28: Capítulo 1. Introducción 5 En el
Page 29 and 30: Capítulo 2. Arquitecturas de Multi
Page 55 and 56: Capítulo 3 Nuevas Arquitecturas de
Page 57 and 58: Capítulo 3. Nuevas Arquitecturas d
Page 63 and 64:
Capítulo 3. Nuevas Arquitecturas d
Page 65 and 66:
Page 67 and 68:
Page 69 and 70:
Page 71 and 72:
Page 73 and 74:
Page 75 and 76:
Page 77 and 78:
Page 79 and 80:
Page 81 and 82:
Page 83 and 84:
Page 85 and 86:
Page 87 and 88:
Page 89 and 90:
Page 91 and 92:
Page 93 and 94:
Page 95 and 96:
Page 97 and 98:
Page 99 and 100:
Page 101 and 102:
Page 103 and 104:
Page 105 and 106:
Page 107 and 108:
Page 109 and 110:
Page 111 and 112:
Page 113 and 114:
Page 115 and 116:
Capítulo 4. Resultados Experimenta
Page 117 and 118:
Page 119 and 120:
Page 121 and 122:
Page 123 and 124:
Page 125 and 126:
Page 127 and 128:
Page 129 and 130:
Page 131 and 132:
Page 133 and 134:
Page 135 and 136:
Page 137 and 138:
Page 139 and 140:
Page 141 and 142:
Page 143 and 144:
Capítulo 5 Conclusiones Las conclu
Page 145 and 146:
Capítulo 5. Conclusiones 123 Multi
Page 147 and 148:
Capítulo 5. Conclusiones 125 La Ta
Page 149 and 150:
Capítulo 5. Conclusiones 127 ”No
Page 151 and 152:
Bibliografía [1] E. Boemo, E. Juá
Page 153 and 154:
Bibliografía 131 [24] M. A. Jimnez
Page 155 and 156:
Bibliografía 133 [50] N. Acosta, C
Page 157 and 158:
Bibliografía 135 [78] J. Knopman,
Page 159 and 160:
Apéndice A Dispositivos Lógicos P
Page 161 and 162:
Apéndice A. Dispositivos Lógicos
Page 163 and 164:
Page 165 and 166:
Page 167 and 168:
Page 169 and 170:
Page 171 and 172:
Page 173 and 174:
Apéndice B. Sistemas numéricos 15
Page 175 and 176:
Page 177 and 178:
Page 179 and 180:
Page 181 and 182:
Apéndice C Multiplicación Secuenc
Page 183 and 184:
MS aplicada al Control de Movimient
Page 185 and 186:
Page 187 and 188:
Page 189 and 190:
Page 191 and 192:
Page 193 and 194:
Page 195 and 196:
Page 197 and 198:
Page 199 and 200:
Page 201 and 202:
Apéndice D Publicaciones D.1. Intr
Page 203 and 204:
Multiplicadores secuenciales en FPG
Page 205 and 206:
desplazamiento acarreo 2N-1 Product
Page 207 and 208:
Cuadro 2. cy(j − 1) y2j−1 y2j s
Page 209 and 210:
La suma de los dos subproductos de
Page 211 and 212:
por la interconexión entre las mis
Page 213 and 214:
4.1. Performance de los multiplicad
Page 215 and 216:
XII Reunión de Trabajo en Procesam
Page 217 and 218:
Page 219 and 220:
Page 221 and 222:
Floating Point Multipliers with Red
Page 223 and 224:
X[n:0] Y[n:0] ADD 1 P n SHIFT Fig.
Page 225 and 226:
CLB 600 500 400 300 200 100 XCS30 G
Page 227 and 228:
PS [Mflop] CLB PS [Mflop] CLB 40 30
Page 229 and 230:
PERFORMANCE EVALUATION OF FPGA FLOA
Page 231 and 232:
Figure 3 shows a comparison of the
Page 233 and 234:
Novel FPGA based Floating Point Mul
Page 235 and 236:
The processing speed of the SM depe
Page 237 and 238:
carry ADD carry n-1 ADD n n+1 n LSB
Page 239 and 240:
To evaluate the processing speed-lo
Page 241 and 242:
10. Ligon, I.W.B., McMillan, S., Mo
Page 243 and 244:
CARRICA et al.: NOVEL STEPPER MOTOR
Page 245 and 246:
CARRICA et al.: NOVEL STEPPER MOTOR
Page 247 and 248:
FPGA based stepper motor controller
Page 249 and 250:
th t( k)=nk Tc t( k) FPGA based st
Page 251 and 252:
FPGA based stepper motor controller
Page 253 and 254:
Position, [REV] Speed, [REV/s] 150
Page 255:
5 Conclusions FPGA based stepper mo
show all

Multiplicación Secuencial en Dispositivos Lógicos Programables

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?