Multiplicación Secuencial en Dispositivos Lógicos Programables

Capítulo 2
Arquitecturas de Multiplicadores
2.1. Introducción
La utilización de FPGA en el Procesamiento Digital de Señales (PDS) es su-
mamente ventajosa. Una de las ventajas consiste en la posibilidad de lograr un
hardware a medida que incluya desde la selección de la longitud de palabra de
los operandos hasta la ejecución de los cálculos. Un hardware a medida puede
realizar cálculos más rápidamente que uno programable porque pueden disponer-
se varias unidades de cálculo en una sola FPGA. Estos multiplicadores pueden
operar independientes de modo de explotar toda la potencial concurrencia de un
algoritmo. Adicionalmente, en la FPGA se pueden ejecutar otros procesos, como
atención de periféricos, comunicación, etc. sin interferir con el procesamiento.
En PDS [15] [16] [17] los procesos recurren, como operación elemental, al
producto de dos operandos y la posterior adición de un tercero, denominada
MAC (Multiplicador/Acumulador). En una MAC, la multiplicación demanda una
mayor cantidad de recursos lógicos que la adición.
En este capítulo se realiza un repaso de conceptos de la multiplicación de ope-
randos en punto fijo y punto flotante. Luego, para comprender las arquitecturas
6