Multiplicación Secuencial en Dispositivos Lógicos Programables

More documents

Recommendations

Info

Capítulo 2. Arquitecturas de Multiplicadores 20 recursos lógicos que demanda. A modo de ejemplo, un multiplicador de 16 bits requiere una memoria de 4,294,967,296x32 bits. XY DIR VALOR Figura 2.8: Multiplicador por Tabla de Look-up. 2.4.2. Multiplicador Ripple Carry El multiplicador paralelo más difundido se basa en un esquema de propagación del acarreo tal como con la suma multi-operandos mediante CPA. Este multiplicador es conocido como Multiplicador Ripple Carry. En la Fig. 2.9 se muestra un ejemplo de este producto para dos operandos de 4 bits. y 0 y 1 y 2 y 3 p 7 FA FA FA FA FA x 3 x 3 x 1 x 0 x 3 x 3 x 1 x 0 x 3 x 3 x 1 x 0 x 3 x 3 x 1 x 0 FA p 6 FA p 5 FA p 4 0 Figura 2.9: Multiplicador Ripple Carry de 4 bits. FA p 3 0 FA FA p 2 0 P FA p 1 0 p 0
Capítulo 2. Arquitecturas de Multiplicadores 21 Una forma de analizar un esquema de MP es a través de la síntesis de una uni- dad denominada PE (Procesador Elemental) que contiene una compuerta AND y un FA, Fig. 2.10. Cada PE toma un bit de cada operando vía las entradas ai y bi, calcula su producto a través de la compuerta AND, suma el resultado proveniente de un PE previo a través de si y el acarreo generado de un PE previo a través de ci. El resultado de la suma a la salida es so con el correspondiente acarreo co. Los operandos son pasados a la salida a través de ao y bo. a o c o b o s i s o FA Figura 2.10: PE de un multiplicador Ripple Carry. El esquema del Multiplicador Ripple Carry representado a partir de los PEs se puede observar en la Fig. 2.11. FA FA FA FA FA FA FA b i a i c i FA FA FA FA FA FA x 3 x 2 x 1 x 0 FA FA p7 p6 p5 p4 p3 p2 p1 p0 Figura 2.11: Esquema de un multiplicador Ripple Carry mediante PEs. FA y 0 y 1 y 2 y 3
Page 1 and 2: MULTIPLICACIÓN SECUENCIAL EN DISPO
Page 3 and 4: Índice general Agradecimientos XVI
Page 5 and 6: 3.5.1. Variante Multiplicador Secue
Page 7 and 8: D.5. Performance Evaluation of FPGA
Page 9 and 10: 3.15. Ejemplo de una multiplicació
Page 11 and 12: Índice de figuras 2.1. Diagrama en
Page 13 and 14: 3.22. Máxima frecuencia de reloj e
Page 15 and 16: 4.17. Índice de performance de los
Page 17 and 18: Agradecimientos A Mario A Daniel A
Page 19 and 20: flotante, obteniendose esquemas de
Page 21 and 22: MAC Multiplicador/Acumulador MP Mul
Page 23 and 24: Capítulo 1 Introducción En el Pro
Page 25 and 26: Capítulo 1. Introducción 3 La dif
Page 27 and 28: Capítulo 1. Introducción 5 En el
Page 29 and 30: Capítulo 2. Arquitecturas de Multi
Page 41: Capítulo 2. Arquitecturas de Multi
Page 55 and 56: Capítulo 3 Nuevas Arquitecturas de
Page 57 and 58: Capítulo 3. Nuevas Arquitecturas d
Page 93 and 94:
Capítulo 3. Nuevas Arquitecturas d
Page 95 and 96:
Page 97 and 98:
Page 99 and 100:
Page 101 and 102:
Page 103 and 104:
Page 105 and 106:
Page 107 and 108:
Page 109 and 110:
Page 111 and 112:
Page 113 and 114:
Page 115 and 116:
Capítulo 4. Resultados Experimenta
Page 117 and 118:
Page 119 and 120:
Page 121 and 122:
Page 123 and 124:
Page 125 and 126:
Page 127 and 128:
Page 129 and 130:
Page 131 and 132:
Page 133 and 134:
Page 135 and 136:
Page 137 and 138:
Page 139 and 140:
Page 141 and 142:
Page 143 and 144:
Capítulo 5 Conclusiones Las conclu
Page 145 and 146:
Capítulo 5. Conclusiones 123 Multi
Page 147 and 148:
Capítulo 5. Conclusiones 125 La Ta
Page 149 and 150:
Capítulo 5. Conclusiones 127 ”No
Page 151 and 152:
Bibliografía [1] E. Boemo, E. Juá
Page 153 and 154:
Bibliografía 131 [24] M. A. Jimnez
Page 155 and 156:
Bibliografía 133 [50] N. Acosta, C
Page 157 and 158:
Bibliografía 135 [78] J. Knopman,
Page 159 and 160:
Apéndice A Dispositivos Lógicos P
Page 161 and 162:
Apéndice A. Dispositivos Lógicos
Page 163 and 164:
Page 165 and 166:
Page 167 and 168:
Page 169 and 170:
Page 171 and 172:
Page 173 and 174:
Apéndice B. Sistemas numéricos 15
Page 175 and 176:
Page 177 and 178:
Page 179 and 180:
Page 181 and 182:
Apéndice C Multiplicación Secuenc
Page 183 and 184:
MS aplicada al Control de Movimient
Page 185 and 186:
Page 187 and 188:
Page 189 and 190:
Page 191 and 192:
Page 193 and 194:
Page 195 and 196:
Page 197 and 198:
Page 199 and 200:
Page 201 and 202:
Apéndice D Publicaciones D.1. Intr
Page 203 and 204:
Multiplicadores secuenciales en FPG
Page 205 and 206:
desplazamiento acarreo 2N-1 Product
Page 207 and 208:
Cuadro 2. cy(j − 1) y2j−1 y2j s
Page 209 and 210:
La suma de los dos subproductos de
Page 211 and 212:
por la interconexión entre las mis
Page 213 and 214:
4.1. Performance de los multiplicad
Page 215 and 216:
XII Reunión de Trabajo en Procesam
Page 217 and 218:
Page 219 and 220:
Page 221 and 222:
Floating Point Multipliers with Red
Page 223 and 224:
X[n:0] Y[n:0] ADD 1 P n SHIFT Fig.
Page 225 and 226:
CLB 600 500 400 300 200 100 XCS30 G
Page 227 and 228:
PS [Mflop] CLB PS [Mflop] CLB 40 30
Page 229 and 230:
PERFORMANCE EVALUATION OF FPGA FLOA
Page 231 and 232:
Figure 3 shows a comparison of the
Page 233 and 234:
Novel FPGA based Floating Point Mul
Page 235 and 236:
The processing speed of the SM depe
Page 237 and 238:
carry ADD carry n-1 ADD n n+1 n LSB
Page 239 and 240:
To evaluate the processing speed-lo
Page 241 and 242:
10. Ligon, I.W.B., McMillan, S., Mo
Page 243 and 244:
CARRICA et al.: NOVEL STEPPER MOTOR
Page 245 and 246:
CARRICA et al.: NOVEL STEPPER MOTOR
Page 247 and 248:
FPGA based stepper motor controller
Page 249 and 250:
th t( k)=nk Tc t( k) FPGA based st
Page 251 and 252:
FPGA based stepper motor controller
Page 253 and 254:
Position, [REV] Speed, [REV/s] 150
Page 255:
5 Conclusions FPGA based stepper mo
show all

Multiplicación Secuencial en Dispositivos Lógicos Programables

Create successful ePaper yourself

Delete template?

Save as template?