Multiplicación Secuencial en Dispositivos Lógicos Programables

Capítulo 2. Arquitecturas de Multiplicadores 16
2 n n−1
· cout +
j=0
2 j n−1
sj = 2 j n−1
aj + 2 j bj + cin
j=0
j=0
n−1
= 2 j (aj + bj) + cin
j=0
donde j = 0, 1, .., n − 1 y c0 = cin y cn = cout.
(2.25)
(2.26)
2cj+1 + sj = (aj + bj + cj) (2.27)
En la Fig. 2.4 se muestra el símbolo de este sumador, que puede ser im-
plementado mediante varios FAs, y es comúnmente denominado Ripple Carry
Adder (RCA). Se observa que se genera una propagación de la señal de acarreo
c out
A B
CPA
S
(a)
a n-1 b n-1
cin cout FA
s n-1
...
c n-1
Figura 2.4: Símbolo lógico de un CPA e implementación de un RCA.
que depende de la longitud de palabra de los operandos. La propagación de esta
señal influye directamente en la velocidad de procesamiento del sumador debido
al retardo generado.
2.3.4. Suma Carry-Save
Una suma Carry-Save evita la propagación del acarreo ubicando a los acarreos
intermedios como salidas en vez de colocarlos en la cadena de propagación. La
suma de dos operandos de n bits presenta dos dos palabras resultantes, S (suma),
y C (acarreo). Este sumador acepta tres operandos binarios de entrada uno de
los cuales podría operar como acarreo de entrada.
c 2
(b)
a 1 b 1
FA
s 1
c 1
a 0 b 0
FA
s 0
c in