GaN パワーデバイス - POWDEC パウデック
GaN パワーデバイス - POWDEC パウデック
GaN パワーデバイス - POWDEC パウデック
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
<strong>GaN</strong> <strong>パワーデバイス</strong><br />
ー 新技術により低コスト化を目指す ー<br />
株式会社 <strong>パウデック</strong><br />
河合 弘治<br />
共同研究者<br />
中島 昭、 産業技術総合研究所<br />
E. M. S. Narayanan 、University of Sheffield<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.
<strong>GaN</strong>電子デバイス<br />
ー実用化への未解決問題ー<br />
I. 信頼性<br />
電流コラプス<br />
耐量<br />
長期信頼性<br />
II.コスト<br />
基板<br />
結晶成長<br />
プロセス(素子構造)<br />
デバイス構造の変革による<br />
アプローチ<br />
結晶成長の変革による<br />
アプローチ<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.
Id(ドレン電流)<br />
ー電流コラプス現象とはー<br />
低電圧印加時<br />
Vd(ドレン電圧)<br />
高電圧印加時<br />
Vg<br />
VDDが大きいと<br />
Idは反って減少<br />
する!!!<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
VDD<br />
Vd<br />
Id<br />
R<br />
Vg<br />
Vg<br />
on<br />
Vd<br />
off<br />
0<br />
Id R<br />
Vstress<br />
Time<br />
VDD
S<br />
ー電流コラプスの原因ー<br />
GとD間に高電圧を印加すると<br />
電子が<strong>GaN</strong>の深い準位にトラップ<br />
電子がAl<strong>GaN</strong>層にトラップ<br />
リーク電子が表面にトラップ<br />
Field(電界)<br />
G<br />
リーク<br />
電子<br />
トラップ<br />
電子<br />
Al<strong>GaN</strong><br />
チャネル<br />
電子<br />
<strong>GaN</strong><br />
D<br />
空乏層化<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
S<br />
チャネルが高抵抗化する<br />
トラップ電子が負バイアス効果を<br />
呈し、チェネルを空乏化する<br />
結果、チェネルが高抵抗化する<br />
結果、電流が減少する<br />
G<br />
高電界加速による<br />
“hot electron”<br />
の生成<br />
Al<strong>GaN</strong><br />
<strong>GaN</strong><br />
D
ー高電界は諸悪の根源ー<br />
ゲート近傍の高電界は、<br />
電流コラプス<br />
耐電圧の低下<br />
長期信頼性低下<br />
の原因になっている。<br />
対策<br />
電界強度の抑制<br />
表面準位の減少<br />
ゲートリークの減少<br />
<strong>GaN</strong>層のトラップ準位の減少<br />
<strong>GaN</strong>層<br />
高品質<br />
厚膜化<br />
SiN/SiO 2<br />
絶縁膜<br />
ゲート<br />
リーク<br />
ソースFP<br />
S G<br />
ゲートFP<br />
Al<strong>GaN</strong>/Al<strong>GaN</strong> buffer<br />
AlN nucleation layer<br />
Si substrate<br />
Al<strong>GaN</strong><br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
<strong>GaN</strong><br />
電界強度<br />
高品質保護膜<br />
<strong>GaN</strong>-cap<br />
表面準位<br />
D
Field(電界)<br />
ーフィールドプレート(FP)ー<br />
電界の一極集中の分散化<br />
フィールドプレート<br />
(FP)<br />
S<br />
G<br />
D<br />
Al<strong>GaN</strong><br />
without FP<br />
<strong>GaN</strong><br />
ピーク電界の減少<br />
with FP<br />
オン抵抗増加率<br />
(RHV-RLV)/RLV [%]<br />
ピーク電界強度<br />
は1.5MV/cm 以<br />
下にする必要が<br />
ある。<br />
電界強度とオン抵抗<br />
増加率との関係<br />
VDD=300V<br />
最大電界ピーク(MV/cm)<br />
(東芝セミコンダクター社、SEMI FORUM JAPAN<br />
<strong>パワーデバイス</strong>セミナーから引用)<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.
G<br />
n<br />
S<br />
D<br />
ー電界強度を低減する新手法ー<br />
スーパージャンクションがお手本<br />
通常のSi-MOS FET<br />
n +<br />
n +<br />
p+<br />
p<br />
電圧<br />
印加<br />
空乏層<br />
n<br />
n +<br />
V<br />
V<br />
E<br />
電界の<br />
ピーク<br />
Si Super-Junction-MOS FET<br />
p p<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
n<br />
n +<br />
電圧<br />
印加<br />
全領域<br />
空乏層<br />
E<br />
フラット<br />
な電界
ー<strong>GaN</strong> HFETで電界強度を低減する新手法ー<br />
<strong>GaN</strong>/Al<strong>GaN</strong>/<strong>GaN</strong> 分極接合(PJ)は<br />
Siスーパージャンクションと同様な<br />
効果を得ることができる。<br />
Si SJ-MOS<br />
p<br />
p<br />
p<br />
n<br />
空乏化<br />
n +<br />
逆バイアス<br />
n +<br />
空乏化<br />
<strong>GaN</strong>/Al<strong>GaN</strong>/<strong>GaN</strong><br />
正孔<br />
i-<strong>GaN</strong><br />
i-Al<strong>GaN</strong><br />
i-<strong>GaN</strong><br />
電子 分極電荷<br />
i-<strong>GaN</strong><br />
i-Al<strong>GaN</strong><br />
i-<strong>GaN</strong><br />
分極電荷<br />
<strong>GaN</strong>/Al<strong>GaN</strong>/<strong>GaN</strong><br />
バンド構造<br />
価電子帯 価電子帯 伝導帯<br />
電子<br />
伝導帯<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
正孔<br />
V<br />
電子エネルギー 電子エネルギー<br />
Al<strong>GaN</strong><br />
<strong>GaN</strong><br />
p-<strong>GaN</strong><br />
p-<strong>GaN</strong><br />
u-<strong>GaN</strong>
ー分極接合(PJ)とスーパージャンクション(SJ)<br />
との違いー<br />
項目<br />
スーパー<br />
ジャンクション<br />
分極接合<br />
電荷 不純物ドーピング 分極電荷<br />
電荷の制御 難、高度 正確(生来的)<br />
厚みの制御<br />
デバイス応用 Cool MOS<br />
IGBT<br />
~ 1mm ! ~ nm<br />
HFET,<br />
SBD<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.
Field<br />
ー<strong>GaN</strong>/Al<strong>GaN</strong>/<strong>GaN</strong>分極接合をHFETに適用ー<br />
S<br />
G<br />
D<br />
Al<strong>GaN</strong><br />
without FP<br />
フィールドプレート(FP)<br />
<strong>GaN</strong><br />
with FP<br />
ソース(S)と接続<br />
S G<br />
B<br />
D<br />
Al<strong>GaN</strong><br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
Field<br />
ベース(B)と接続<br />
分極接合領域<br />
<strong>GaN</strong><br />
フラットな<br />
電界分布
ー分極接合(PJ)により2次元正孔<br />
(2DHG)を発生させるー<br />
p+<strong>GaN</strong>(3E19)<br />
i-<strong>GaN</strong><br />
i-Al .23Ga .77N<br />
i-<strong>GaN</strong><br />
buffer<br />
sapphire<br />
積層構造<br />
最表面をp型<br />
<strong>GaN</strong>とする<br />
nm<br />
nm<br />
nm<br />
Hole Density ( 1e12 /cm 2 )<br />
30<br />
25<br />
20<br />
15<br />
10<br />
5<br />
1.4e13 cm -2<br />
0<br />
50 100 150 200 250 300<br />
Temperature ( K )<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
PJ<br />
比較単層<br />
p-<strong>GaN</strong><br />
正孔濃度の温度依存性<br />
二次元正孔<br />
は低温度でも<br />
濃度不変<br />
通常p-<strong>GaN</strong>は<br />
低温で正孔<br />
が凍結
ー分極接合(PJ)を<strong>GaN</strong>-HFETに実装ー<br />
(Super HFETとネーミング)<br />
Lg:2 mm<br />
PJ層にBase電極を形成する。(4端子素子)<br />
ソース(S),ゲート(G),ドレーン(D)はAl<strong>GaN</strong>表面<br />
ゲート(G)とベース(B)と接続<br />
ゲート(G)はSchottky電極<br />
保護膜はなし<br />
3mm 3mm<br />
Lsd:22 mm<br />
Lgd:17 mm<br />
Lp:8 mm<br />
Base<br />
p-<strong>GaN</strong><br />
S G<br />
i-<strong>GaN</strong><br />
D S G<br />
D<br />
i-Al<strong>GaN</strong><br />
i-<strong>GaN</strong><br />
Sapphire sub.<br />
6 mm<br />
Lg:2 mm<br />
Lsd:22 mm<br />
Lgd:17 mm<br />
i-Al<strong>GaN</strong><br />
i-<strong>GaN</strong><br />
Sapphire sub.<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
3mm<br />
Super HFET Reference HFET
ー静特性ー<br />
Drain Current [A/mm]<br />
0.3<br />
0.2<br />
0.1<br />
閾値~-5V(正常)<br />
耐圧~720 V 、比較HFETの耐圧
Drain Current [A/mm]<br />
ーSuper HFETのId-Vd 特性の<br />
温度依存性ー<br />
250℃にてもしっかりpinch-off<br />
電流減少量が音響散乱で説<br />
明できるか<br />
0.3<br />
0.2<br />
0.1<br />
Super HFET<br />
Super HFET<br />
25 ℃<br />
250 ℃<br />
Vg = 0 V<br />
-2 V step<br />
0<br />
0 5 10 15<br />
Drain Voltage [V]<br />
Reference HFET<br />
0<br />
0 5 10 15<br />
Drain Voltage [V]<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
Drain Current [A/mm]<br />
比較HFETは150℃以上では<br />
pinch-offしなかった。<br />
0.3<br />
0.2<br />
0.1<br />
Reference HFET<br />
Vg = 0 V<br />
25 ℃<br />
-2 V step<br />
150℃
ーピンチオフ特性の温度依存性ー<br />
Drain Current [A/mm]<br />
リーク電流は250℃にても<br />
~mA/mmと圧倒的な低さ<br />
10 -2<br />
10 -4<br />
10 -6<br />
10 -8<br />
10 -10<br />
10 -12<br />
Super HFET Reference HFET<br />
Vg = -15 V<br />
250℃<br />
25 ℃<br />
175℃<br />
100℃<br />
Super HFET<br />
0 50 100 150 200<br />
Drain Voltage [V]<br />
10 -2<br />
10 -4<br />
10 -6<br />
10 -8<br />
10 -10<br />
10 -12<br />
0 50 100 150 200<br />
Drain Voltage [V]<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
Drain Current [A/mm]<br />
比較HFETのリーク電流は<br />
指数関数的に増加<br />
Vg = -15 V<br />
150℃ 100℃<br />
25℃<br />
Reference HFET
ー電流コラプスー<br />
Ron HV / Ron initial<br />
比較HFETは、FPなし、保護膜なし、Schottky<br />
電極であり、コラプスは激しかった。<br />
同一ウエファ上のSuper HFETは、ほぼゼロ<br />
のコラプス(@350V)。<br />
6<br />
5<br />
4<br />
3<br />
2<br />
1<br />
Reference<br />
HFET<br />
Super HFET<br />
0 100 200 300 400<br />
Stress Voltage [V]<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
Vd<br />
(20->350 V)<br />
Vg = -15 V<br />
1 s<br />
stress<br />
測定シーケンス<br />
Id<br />
Vd=+2V<br />
Vg=0V<br />
measure<br />
200 ms<br />
transient<br />
time
ー温度特性が示唆するPJの低電界効果ー<br />
熱電界放出理論<br />
電界が小さくなる<br />
と<br />
リーク電流は劇的<br />
に下がる<br />
ゲート電流<br />
Super HFETの低リーク<br />
電流は低電界の結果<br />
Current [arb. Units]<br />
1<br />
0.01<br />
10 -4<br />
10 -6<br />
10 -8<br />
10 -10<br />
10 -12<br />
Thermionic Field Emission Current<br />
300 350 400 450 500 550 600 650<br />
Temperature [ K ]<br />
電界強度<br />
1.5M [V/cm]<br />
1.0 M [V/cm]<br />
300K [V/cm]<br />
100K [V/cm]<br />
10K [V/cm]<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.
ーソース(S)とPJ(B)を接続したsuper HFETー<br />
Lg:2 mm<br />
Lgd=13mm<br />
B<br />
p-<strong>GaN</strong><br />
S G i-<strong>GaN</strong><br />
D<br />
i-Al<strong>GaN</strong><br />
i-<strong>GaN</strong><br />
Sapphire sub.<br />
Vg2Vでドレーン電流が飽和<br />
耐圧は830V vs. 130V<br />
ドレーン電流<br />
ドレーン電流<br />
Id (mA/mm)<br />
Id (mA/mm)<br />
1.E-02<br />
1.E-03<br />
1.E-04<br />
1.E-05<br />
1.E-06<br />
1.E-07<br />
1.E-08<br />
1.E-09<br />
0 500<br />
1.E-10<br />
1000<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
450<br />
400<br />
350<br />
300<br />
250<br />
200<br />
150<br />
100<br />
50<br />
0<br />
20<br />
15<br />
10<br />
5<br />
0<br />
Vds=10V<br />
Vth=-4V<br />
-10 -8 -6 -4 -2 0 2<br />
Conv.<br />
(VB=130V)<br />
Conv.<br />
Vgs (V)<br />
Vds (V)<br />
Conv.<br />
トランスファ特性<br />
Super<br />
Super<br />
(VB=830)<br />
Super<br />
Ig (A/mm)<br />
ゲート電流
ーPJ Schottky バリア ダイオード (SBD)ー<br />
Anode Current [A/mm]<br />
0.2<br />
0.15<br />
0.1<br />
0.05<br />
A 12um C<br />
W : 50 mm<br />
L ac : 12 mm<br />
P-<strong>GaN</strong><br />
i-Al<strong>GaN</strong><br />
i-<strong>GaN</strong><br />
sapphire<br />
Al<strong>GaN</strong>/<strong>GaN</strong> SBD<br />
0<br />
0 0.5 1 1.5 2 2.5 3 3.5<br />
Anode Voltage [ V ]<br />
RonA : 1.3 mWcm 2<br />
PJ-SBD<br />
順方向立上り電圧:1.2 V<br />
RonA : 1.3 mWcm 2<br />
耐圧 : > 1.1 kV<br />
リーク電流 : ~1 mA/mm<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
Anode Current [A/mm]<br />
10 -2<br />
10 -3<br />
10 -4<br />
10 -5<br />
10 -6<br />
10 -7<br />
10 -8<br />
10 -9<br />
PJ-SBD<br />
V > 1.1 kV<br />
B<br />
W : 50 mm<br />
L ac : 12 mm<br />
Al<strong>GaN</strong>/<strong>GaN</strong> SBD<br />
V B = 400V<br />
-1200 -1000 -800 -600 -400 -200 0<br />
Anode Voltage [ V ]<br />
順方向特性 逆方向特性
ーオン抵抗の比較ー<br />
Super HFETのオン抵抗:世間並み<br />
→デバイス最適化により更に低下する。<br />
2端子super-SBDのオン抵抗:非常に小さい。<br />
RonA (mW cm 2 )<br />
10<br />
1<br />
0.1<br />
100<br />
Super HFETs<br />
Toshiba<br />
IMEC<br />
1,000<br />
BV ( V )<br />
Furukawa<br />
Panasonic<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
SBD
厚膜化<br />
ーまとめ:低コスト化への処方箋ー<br />
SiN/SiO 2<br />
絶縁膜<br />
こてこての対策をPJで肩代わり<br />
S G<br />
ソースFP<br />
<strong>GaN</strong><br />
Si substrate<br />
ゲートFP<br />
Al<strong>GaN</strong>/Al<strong>GaN</strong> buffer<br />
AlN nucleation layer<br />
高品質保護膜<br />
<strong>GaN</strong>-cap<br />
Al<strong>GaN</strong><br />
D<br />
Al<strong>GaN</strong> バッファ層の簡略化<br />
∵ 欠陥多少あってもOK<br />
フィールドプレートの省略<br />
高品質MIS構造不用<br />
高品質保護膜の不用<br />
S G B p-<strong>GaN</strong> D<br />
Al<strong>GaN</strong><br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
<strong>GaN</strong><br />
AlN nucleation layer<br />
Si substrate<br />
従来構造 分極接合を取入れた構造
ー低コスト<strong>GaN</strong>縦型ダイオード素子の可能性ー<br />
--Reference--<br />
<strong>GaN</strong>基板上に作製した縦型<strong>GaN</strong>ダイオード<br />
-(住友電工)-<br />
シンプルな構造 耐圧:1.1kV以上<br />
リーク電流:極少<br />
Ni/Au<br />
5mm n-<strong>GaN</strong><br />
n + -<strong>GaN</strong> Sub.<br />
Ti/Al/Ti/Au<br />
Reverse (A/cm 2)<br />
1e-1<br />
1e-3<br />
1e-6<br />
0<br />
1e+3<br />
1e-1<br />
1e-5<br />
1e-9<br />
Forwaed Current<br />
[ A/cm2 ]<br />
500<br />
Reverse voltage ( V )<br />
素子構造 逆方向I-V特性 オン抵抗 vs. 耐圧 マップ<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
1,100<br />
1<br />
RonA (mW cm 2) 10<br />
0.1<br />
100<br />
オン抵抗:最先端の<br />
SiCと同値<br />
1,000<br />
SiC<br />
Breakdown voltage ( V )
ー横型ダイオードと縦型ダイオードの比較ー<br />
項目 横型 on Si基板 縦型 on <strong>GaN</strong>基板<br />
結晶成長コスト 高コスト 低コスト<br />
基板コスト 低コスト 超高コスト<br />
クラック、反り あり なし<br />
電流コラプス 深刻 なし<br />
破壊耐電圧 良 秀<br />
オン抵抗 良 秀<br />
熱伝導率 良 良<br />
信頼性 Not-yet (心配) Not yet (OK)<br />
総合評価 xx xx<br />
トランジスタと同様に<br />
高電界に伴う諸問題<br />
を抱えている。<br />
超高価格・小口径の<strong>GaN</strong><br />
基板では実用化は困難!<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.
ーサファイア基板を用いた縦型<strong>GaN</strong>ダイオードー<br />
選択的横方向成長<br />
Epitaxial Lateral Overgrowth (ELO)<br />
マスク<br />
SiO2(Si3N4)<br />
サファイア基板<br />
サファイア基板<br />
ストライプ<br />
(Window)<br />
転移欠陥<br />
Wing<br />
無欠陥<br />
<strong>GaN</strong><br />
stripes<br />
sapphire<br />
ELO <strong>GaN</strong>のSEM像<br />
隣との間隙をとる(ストライプ)<br />
横方向へ優先的に成長<br />
Window部のみ初期成長<br />
(マスク上にはdepoしない)<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.
ーELO-<strong>GaN</strong>の表面のAFM(原子間力顕微鏡)ー<br />
Wing部の表面にはピットが観察されない。<br />
Window部に表面には8E7cm -2のピットがある。<br />
X2<br />
Window 5mm<br />
ELO-<strong>GaN</strong><br />
AFM scan<br />
dislocations<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” Powdec Confidential 2011/11/08, 化学会館 mask <strong>POWDEC</strong> K.K.
ーサファイア基板を用いた縦型<strong>GaN</strong>ダイオードー<br />
作製手順<br />
サファイア基板上にスト<br />
ライプ状<strong>GaN</strong>-ELO成長<br />
アノード電極の形成<br />
サファイア基板の分離<br />
(ダミー基板上に転写)<br />
裏面オーミック電極形成<br />
ダミー基板から分離<br />
<strong>GaN</strong> diode<br />
サファイア基板上の<strong>GaN</strong><br />
ダイオード素子<br />
分離された<strong>GaN</strong>ダイオード<br />
ダイオード<br />
の形状<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
Powdec Confidential
BV~800V<br />
ーサファイア基板を用いた縦型<strong>GaN</strong>ダイオードー<br />
Reverse Current [ A/cm 2 ]<br />
Lo<br />
g<br />
Reverse Current [ A/cm 2 ]<br />
5.0<br />
4.0<br />
3.0<br />
2.0<br />
1.0<br />
0.0<br />
10 0<br />
10 -2<br />
10 -4<br />
10 -6<br />
10 -8<br />
10 -10<br />
Linear<br />
Log<br />
-800 -600 -400 -200 0<br />
Reverse Bias [ V ]<br />
1<br />
0.01<br />
0.0001<br />
10 -6<br />
10 -8<br />
K11-E-1232-20_D1-RA88-SP30-W30-A3_HV<br />
-700 -600 -500 -400 -300 -200 -100 0<br />
Voltage [ V ]<br />
10 -10<br />
Current [ Log (A/cm 2 ) ]<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.<br />
Forward Current [ A/cm 2 ]<br />
Current [ A/cm 2 ]<br />
120<br />
100<br />
80.0<br />
60.0<br />
40.0<br />
20.0<br />
0.00<br />
120<br />
100<br />
80.0<br />
60.0<br />
40.0<br />
20.0<br />
0.00<br />
K11-1231-10(B)_D1-RA04-SP30_W30-A3<br />
RonA=4mWcm 2<br />
0 0.5 1 1.5 2<br />
Forward Bias [ V ]<br />
K11-E-1232-20_D1-RA88-SP30-W30-A3_vfd<br />
RonA=2.2mW<br />
cm 2<br />
0 0.2 0.4 0.6 0.8 1 1.2<br />
Voltage [ V ]<br />
BV~800V<br />
低いRonA
ーRonA vs. BV トレードオフプロットー<br />
R onA [mWcm 2 ]<br />
10<br />
1<br />
0.1<br />
June/2011<br />
Intrinsic<br />
Toshiba<br />
IMEC<br />
Rohm(SiC)<br />
Panasonic<br />
PJ-SBD<br />
100 1,000<br />
Furukawa<br />
Breakdown Voltage, V B [V]<br />
ELO-<strong>GaN</strong>ダイオードはBV(ブロッキング電圧)<br />
が、SiCダイオードより低い<br />
結晶および素子構造の進展により増大。<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.
ーまとめ:低コスト縦型<strong>GaN</strong>ダイオードの可能性ー<br />
大口径サファ<br />
イア基板<br />
サファイア基<br />
板の分離<br />
基板の再使用<br />
ストライプ形<br />
状<br />
エピ膜のみの<br />
極薄膜<br />
安価・高生産性<br />
シンニング<br />
不要<br />
ダイシング<br />
省略(簡略)<br />
低コスト!<br />
NEエレクトロニクス-セミナー- “<strong>GaN</strong><strong>パワーデバイス</strong>” 2011/11/08, 化学会館 <strong>POWDEC</strong> K.K.
Change language