elektronik-magazin für chip-, board- & system-design - ITwelzel.biz

Weitere Magazine

Empfehlungen

Info

Produkte CHIP-DESIGN System-LSI-Plattform für SuperH-Designs Hitachi kündigt seine Design-PlattformSOCplanner für das Design kundenspezifischerSystem-LSI-Bausteine an. Die Plattform erleichtert die Realisierung von Designs, die sich im Vergleich zu früheren Prozessen durch höhere Dichte, größere Geschwindigkeit und niedrigere Leistungsaufnahme auszeichnen. Die Plattform wurde bereits bei der Entwicklung der neuesten SuperHTM-Mikroprozessoren eingesetzt. Als erstes Produkt auf SOCplanner-Basis entwickelte Hitachi die aus kundenspezifischen LSI-Lösungen bestehende, stromsparende und hochintegrierte Serie HG76C. Diese arbeitet mit niedriger Betriebsspannung und geringer Leistungsaufnahme und eignet sich für den Einsatz in Digital- Consumer-Produkten wie etwa drahtlosen Kommunikationsendgeräten. Als integrierte Design-Plattform wartet SoCplanner neben einer kohärenten Design- und Entwicklungsinfrastruktur auch mit aufgewerteten EDA-Werkzeugen sowie wiederverwendbaren Cores und IP-Elementen (lntellectual Property) auf. Die Plattform enthält die neuesten Hardware-Technologien und Middleware und erlaubt eine zügigere Entwicklung und Markteinführung von System- LSls und Anwendersystemen. Die Plattforrn eignet sich zur Implementierung von Systemson-Chip und deckt sämtliche Phasen – vom schnellen und verlässlichen LSI-Design bis zur Entwicklung des Anwendersystems – ab. SOCplanner besteht aus vier Elementen: dem System Development Environment, dem LSI Design Environment, der Halbleitertechnologie sowie den CPU-Cores, IP-Elementen, Betriebssystemen und der Middleware, die für alle Elemente einheitlich ist. (pa) Hitachi Tel.: 089/99 18 00 Kennziffer 534 Entwicklung von Embedded- Bluethooth-Software I-Logix entwickelt eine Bibliothek mit Bluetooth-Komponenten für Rhapsody. Damit können Entwickler von Embedded-Systemen schnell und wirtschaftlich die Bluetooth-Tech- nologie für funkbasierten Datenverbund in ihre Produkte integrieren, um die wachsende Nachfrage nach netzwerkfähigen Informationsgeräten zu befriedigen. Rhapsody optimiert, die Entwicklung von Embedded-Echtzeit-Software – unabhängig von der verwendeten Programmiersprache (d.h. C, C++ oder Java). Sie ermöglicht es Software-Entwicklem, objektorientierte Programme grafisch zu erarbeiten und die Wechselwirkungen und Kommunikationsströme zwischen Objekten und anderen Software-Komponenten zu testen. Anschließend wird automatisch aus den Modellen Programmcode erzeugt. Mittels grafischer Animation lassen sich Design- Diagramme auf dem Entwicklungsrechner auf Fehler überprüfen, bevor die Software am Zielsystem getestet wird. Die Entwicklungsumgebung verfügt über eine besondere Technik zur Gewährleistung der Assoziation von Modell und Rationalisiertes Design von SoCs und Embedded-System-Devices Innoveda gibt entscheidende Verbesserungen für seinen Programmable-Register-Editor Regent bekannt. Das Tool ist speziell für das Programmieren von System-on-Chip-(SoC-) und Embedded-System-Registern konzipiert worden. Die neue Version unterstützt eine grafische Registertabelle und das Generieren von Header-Files und bietet außerdem eine Excel-Anbindung. Mit diesen neuen Eigenschaften trägt Regent 2.0 dazu bei, das Design von Bausteinen mit Hard- und Software-Komponenten zu rationalisieren. Zusätzlich stellt das Tool eine Methodik für die Definition und Implementierung komplexer programmierbarer Registermodule zur Verfügung. Die grafische Registertabelle zeigt auf anschauliche Weise, wie die Felder den logischen Registern zugeordnet sind und schafft damit die Voraussetzungen für die Drag-and-Drop- Fähigkeit. Abgesehen davon ist die Einrichtung verschiedener Registerbereiche in Registerblöcken mit einem bestimmten Adressbereich möglich. Die Code. Sie sorgt dafür, dass das entwickelte Modell und der erzeugte Code immer synchron sind. Dank dieses Merkmals lassen sich Module auf Designe-Ebene wiederverwenden, und der Entwicklungszyklus wird verkürzt. Sie hat eine offene Architektur, die den Verbund mit jedem beliebigen Echtzeit- Betriebssystem und mit gängigen Tools für Konformitätsprüfung und Konfigurationsmanagement zulässt. Zur Untermauerung ihres Bluetooth-Projekts hat sich I- Logix zur Mitarbeit auch der Bluetooth Special Interest Group (SIG) angeschlossen. (pa) I-Logix Tel.: 0 81 06/37 96 60 Kennziffer 536 Auto-Addressing-Funktion übernimmt automatisch die Neuberechnung der Adressen nach Änderungen und meldet etwaige Adressüberläufe. Mit der neuen Version kann der Designer automatisch ein in C geschriebenes Header-File generieren, das die Struktur der Registertabellen erfasst und unter Berücksichtigung der jeweiligen Größe, Belegung und Zugriffsrechte die READ/WRI- TE-Makros für jedes Feld generiert. Dieses Header-File wird mit jeder Änderung der Registertabelle automatisch aktualisiert. Ergänzend zur VHDLund Verilog-Anbindung können jetzt auch Excel-Tabellen mit Register-, Feld-, Signal- und Port-Listen gelesen und generiert werden. Regent ist als eigenständiges Modul oder als lizenzierte Option im Verbund mit Visual HDL verfügbar. Es läuft unter Unix auf Sun Solaris und HP-UX sowie auf PCs unter Windows 98/NT. (pa) Innoveda Tel.: 089/4 61 46 90 Kennziffer 538 Systeme 9/2000 Infos zu Anzeigen/Redaktions-Kennziffern via www.systeme-online.de/direkt 73
CHIP-DESIGN Produkte PLDs mit bis zu 300 MHz Systemtakt Lattice stellte mit der Super- FAST ispLSI 2000VE ihre zweite Generation an »BWF JSP«-PLD-Elementen vor (BWF steht für Big, Fast, Wide). Diese weiterentwickelte Familie von 3,3-Volt-ISP-CPLDs bietet Durchlaufverzögerungszeiten von 3 ns mit der Systemfrequenzen von bis zu 300 MHz erreichbar sind. Die neue Serie umfasst fünf Bauelemente in Komplexitäten von 32 bis 192 Makrozellen. Das erste Bauelement – ispLSI 2128VE mit 128 Makrozellen – ist mit einer Durchlaufverzögerungszeit von 4 ns verfügbar, hiermit werden bis zu 250 MHz Systemfrequenz erreicht. Das ispLSI 2032VE mit 32 Makrozellen bietet 3 ns (Tpd). Hiermit werden Systemfrequenzen von bis zu 300 MHz (Fmax) erreicht, während für das ispLSI 2064VE entsprechende Werte von 3,5 ns und 280 MHz gelten. Sowohl das ispLSI 2096VE mit 96 Makrozellen als auch das ispLSI 2128VE mit 128 Makrozellen unterstützen mit 4,0 ns und 250 MHz neue Geschwin- Design und Verifizierung großer Analog/Mixed-Signal-SOC-Designs Cadence kündigt Cadence- AMS-Designer an. Diese Umgebung stellt einen Analog/Mixed-Signal-Simulator zur Verfügung, der eine Top- Down-Design- und Verifizierungs-Methode für große Analog- oder Mixed-Signal-SOC- Designs implementiert und dadurch einen wichtigen Beitrag zur Produktivitätssteigerung leistet. Die Umgebung arbeitet mit dem AMS-Simulator, einem neuen Single-Engine-Mixed-Signal-Simulator auf der Basis von Simulations-Core- Technologien. Er kombiniert die Präzision, Konvergenz und Geschwindigkeit des Schaltkreissimulators Spectre mit der Leistungsfähigkeit, Kapazität digkeitsklassen. Das ispLSI 2192VE mit 192 Makrozellen weist 4,5 ns und 225 MHz auf und setzt damit ebenfalls neue Maßstäbe. Die CPLD-Familie ist JEEE-1149,1-(JTA-)G- Boundary-Scan testbar und selbstverständlich im System programmierbar. Die Familie zeichnet sich durch zahlreiche Leistungsmerkmale wie programmierbarePull-up-Widerstände,Hot-Socketing-Fähigkeit, programmierbare Open- Drain-Outputs und besonders kurze Programmierzeiten aus. Die weiterentwicken Bauelemente dieser Familie werden von zahlreichen Design-Tools unterstützt, darunter auch die ispDesignEXPERT-Software. Diese Software ist auf PC- und Workstation-Plattformen lauffähig. Der Compiler der ispDesignExpert-Entwicklungs-Software ist für VHDL- und Verilog-Designflows optimiert. (pa) Lattice Tel.: 00 44/19 32 58 29 40 Kennziffer 540 und Sign-Off-Qualität des NC- Simulators (Native Compiled) für den digitalen Bereich. AMS-Designer bietet mit dem AMS-Environment darüber hinaus eine Umgebung, welche die Erstellung von Netzlisten aus Schaltplänen, Debugging, Editieren, Simulationssteuerung und die Verbindung mit dem physikalischen Layout ermöglicht. AMS-Designer implementiert eine Top-Down-Design- Methodik, die das Designen und die Simulation auf höheren Abstraktionsebenen ermöglicht, was wiederum zu reduzierter Design-Zykluszeit und verbesserter Time-to-Market führt. AMS ermöglicht die Si- mulation von Standardnetzlisten-Formaten, welche die Anforderungen der Designer nach portablem IP (Intellectual Property) erfüllen. Diese Flexibilität verringert den Aufwand, den sprachbedingte Einschränkungen verursachen, und erleichtert so die Erstellung komplexer SOC-Designs. Die Designs können mit einer beliebigen Kombination folgender gängiger Design-Sprachen erstellt werden: Verilog, Verilog- A, Verilog AMS, Spectre, Spice, SpectreHDL und VHDL. Dies ist laut Hersteller das erste Tool, das alle Anforderungen der Standard-AMS-Sprache implementiert und die Entwicklung von Mixed-Language-Modellen und Schaltkreissimulationen auf höheren Abstraktionsebenen erlaubt. Darüber hinaus unterstützt AMS sowohl Top-Down-Konzepte als auch klassische Mixed-Signal-Design-Methoden mit Einbindung in die Analog- Artist- und Composer-Umgebung. Auf diese Weise können die Entwickler mit ihrem bevor- Einfach und schnell programmieren Für Anfänger und ungeübte Programmierer bringt die Motorola-Tochter Metrowerks mit »CodeWarrior Learning Edition« ein spezielles Lernprogramm auf den Markt. Ziel ist es, interessierten Anwendern den Einstieg in die Programmierung unter C, C++ und Java sowie für MacOS und Windows zu erleichtern. Die CodeWarrior-Learning-Edition lässt sich sehr leicht installieren und bietet eine einfache integrierte Entwicklungsumgebung. Damit kann sich der Anwender bereits von Beginn an voll und ganz auf das Schreiben des Codes konzentrieren und muss nicht erst den Umgang mit dem Tool erlernen. Dank der benutzerspezifischen Anpassung der Menüleisten lassen sich Elemente in beliebiger Reihenfol- 74 Infos zu Anzeigen/Redaktions-Kennziffern via www.systeme-online.de/direkt zugten Design-Ansatz arbeiten. Bei all dem entstehen keinerlei Einschränkungen – weder beim Top-Down- noch beim Bottom- Up-Ansatz. Mit Hilfe des integrierten Hierarchie-Editors können die Designer auf einfache Weise zwischen verschiedenen Design-Views (oder Abstraktionsebenen) hin und her schalten – ganz unabhängig von der Design-Methodik, mit der sie gerade arbeiten. Der AMS-Simulator bietet Debugging-Möglichkeiten und Simulationskontrolle durch Verwendung der SimVision- Umgebung, die ebenfalls der Standard für den NC-Simulator ist. Das AMS-Designer-Toolset wird ab dem vierten Quartal 2000 zunächst für Unix-basierte Workstations der beiden Firmen Sun-Microsystems und Hewlett-Packard verfügbar sein. (pa) Cadence Tel.: 089/4 56 30 Kennziffer 542 ge hinzufügen und entfernen. Darüber hinaus enthält die Learning-Edition ein Grafikpaket zur Integration geometrischer Formen und Bilder in die neu programmierte Software- Anwendung. Die Learning-Edition läuft auf jedem Pentium-PC unter Windows 96/98/NT sowie auf Mac-Systemen mit PowerPC- 601-Prozessor oder höher und unter MacOS 7.6.1 oder höher. Voraussetzung sind mindestens 32 MByte RAM, bis 64 MByte RAM sind empfehlenswert, 100 MByte freier Speicherplatz sowie CD-ROM-Laufwerk. (pa) Metrowerks Tel.: 0611/97774235 Kennziffer 544 Systeme 9/2000
Seite 1 und 2:
B 13908 Heft 9 · September 2000 ·
Seite 3 und 4:
INHALT 4 Markt Betronic wird Epcos-
Seite 5 und 6:
MARKT Betronik wird Epcos-Distribut
Seite 7 und 8:
MARKT Microware mit neuem General-M
Seite 9 und 10:
MARKT Berner & Mattner konzentriert
Seite 11 und 12:
TITELSTORY 14 Chipsatz für die dra
Seite 13 und 14:
TITELSTORY 16 Am wichtigsten für d
Seite 15 und 16: SCHWERPUNKT Elektromechanik für Em
Seite 19 und 20: SCHWERPUNKT 22 Infos zu Anzeigen/Re
Seite 41 und 42: ELEKTRONIK-FOCUS Systems-on-Silicon
Seite 43 und 44: ELEKTRONIK-FOCUS Systems-on-Silicon
Seite 45 und 46: 48 Infos zu Anzeigen/Redaktions-Ken
Seite 47 und 48: ELEKTRONIK-FOCUS Produkte ROM-Emula
Seite 49 und 50: CHIP-DESIGN 56 Heute Realität: Int
Seite 51 und 52: CHIP-DESIGN 58 schließen. Das erst
Seite 53 und 54: CHIP-DESIGN 60 zesses für SoCs dre
Seite 55 und 56: CHIP-DESIGN 62 Hardware- und Softwa
Seite 57 und 58: CHIP-DESIGN 64 es notwendig, einen
Seite 59 und 60: CHIP-DESIGN dem Chip hinzugefügt w
Seite 61 und 62: CHIP-DESIGN 68 Verifikation in eine
Seite 63 und 64: CHIP-DESIGN Produkte Entwicklungs-T
Seite 65: CHIP-DESIGN Produkte HDL-basierte T
Seite 69 und 70: Übersetzungen im Laufe des Design-
Seite 71 und 72: Produkte BOARD-DESIGN 40-polige Ste
Seite 73 und 74: BOARD-DESIGN Produkte Nichtflüchti
Seite 75 und 76: BOARD-DESIGN Produkte Display-Steck
Seite 77 und 78: SYSTEM-DESIGN 86 Zweispannungs-Boar
Seite 79 und 80: SYSTEM-DESIGN 88 »Beyond Five Nine
Seite 81 und 82: SYSTEM-DESIGN Produkte Industrie-PC
Seite 83 und 84: SYSTEM-DESIGN Produkte »Bonsai«-P
Seite 85 und 86: Produkte SYSTEM-DESIGN Gehäuseverz
Seite 87 und 88: Produkte SYSTEM-DESIGN Universelles
Seite 89 und 90: KENNZIFFERN 100 Informationen schne
Seite 91: VORSCHAU 102 Testen von Kfz-Steuerg
Alle anzeigen

elektronik-magazin für chip-, board- & system-design - ITwelzel.biz

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?