elektronik-magazin für chip-, board- & system-design - ITwelzel.biz

CHIP-DESIGN Produkte
PLDs mit bis zu
300 MHz Systemtakt
Lattice stellte mit der Super-
FAST ispLSI 2000VE ihre
zweite Generation an »BWF
JSP«-PLD-Elementen vor (BWF
steht für Big, Fast, Wide). Diese
weiterentwickelte Familie von
3,3-Volt-ISP-CPLDs bietet
Durchlaufverzögerungszeiten
von 3 ns mit der Systemfrequenzen
von bis zu 300 MHz erreichbar
sind. Die neue Serie
umfasst fünf Bauelemente in
Komplexitäten von 32 bis 192
Makrozellen. Das erste Bauelement
– ispLSI 2128VE mit 128
Makrozellen – ist mit einer
Durchlaufverzögerungszeit von
4 ns verfügbar, hiermit werden
bis zu 250 MHz Systemfrequenz
erreicht. Das ispLSI
2032VE mit 32 Makrozellen
bietet 3 ns (Tpd). Hiermit werden
Systemfrequenzen von bis
zu 300 MHz (Fmax) erreicht,
während für das ispLSI
2064VE entsprechende Werte
von 3,5 ns und 280 MHz gelten.
Sowohl das ispLSI 2096VE mit
96 Makrozellen als auch das
ispLSI 2128VE mit 128 Makrozellen
unterstützen mit 4,0 ns
und 250 MHz neue Geschwin-
Design und Verifizierung großer
Analog/Mixed-Signal-SOC-Designs
Cadence kündigt Cadence-
AMS-Designer an. Diese
Umgebung stellt einen Analog/Mixed-Signal-Simulator
zur Verfügung, der eine Top-
Down-Design- und Verifizierungs-Methode
für große Analog-
oder Mixed-Signal-SOC-
Designs implementiert und dadurch
einen wichtigen Beitrag
zur Produktivitätssteigerung
leistet. Die Umgebung arbeitet
mit dem AMS-Simulator, einem
neuen Single-Engine-Mixed-Signal-Simulator
auf der
Basis von Simulations-Core-
Technologien. Er kombiniert
die Präzision, Konvergenz und
Geschwindigkeit des Schaltkreissimulators
Spectre mit der
Leistungsfähigkeit, Kapazität
digkeitsklassen. Das ispLSI
2192VE mit 192 Makrozellen
weist 4,5 ns und 225 MHz auf
und setzt damit ebenfalls neue
Maßstäbe. Die CPLD-Familie
ist JEEE-1149,1-(JTA-)G-
Boundary-Scan testbar und
selbstverständlich im System
programmierbar. Die Familie
zeichnet sich durch zahlreiche
Leistungsmerkmale wie programmierbarePull-up-Widerstände,Hot-Socketing-Fähigkeit,
programmierbare Open-
Drain-Outputs und besonders
kurze Programmierzeiten aus.
Die weiterentwicken Bauelemente
dieser Familie werden
von zahlreichen Design-Tools
unterstützt, darunter auch die
ispDesignEXPERT-Software.
Diese Software ist auf PC- und
Workstation-Plattformen lauffähig.
Der Compiler der ispDesignExpert-Entwicklungs-Software
ist für VHDL- und Verilog-Designflows
optimiert. (pa)
Lattice
Tel.:
00 44/19 32 58 29 40
Kennziffer 540
und Sign-Off-Qualität des NC-
Simulators (Native Compiled)
für den digitalen Bereich.
AMS-Designer bietet mit dem
AMS-Environment darüber
hinaus eine Umgebung, welche
die Erstellung von Netzlisten
aus Schaltplänen, Debugging,
Editieren, Simulationssteuerung
und die Verbindung mit
dem physikalischen Layout ermöglicht.
AMS-Designer implementiert
eine Top-Down-Design-
Methodik, die das Designen
und die Simulation auf höheren
Abstraktionsebenen ermöglicht,
was wiederum zu reduzierter
Design-Zykluszeit und
verbesserter Time-to-Market
führt. AMS ermöglicht die Si-
mulation von Standardnetzlisten-Formaten,
welche die
Anforderungen der Designer
nach portablem IP (Intellectual
Property) erfüllen. Diese Flexibilität
verringert den Aufwand,
den sprachbedingte Einschränkungen
verursachen, und
erleichtert so die Erstellung
komplexer SOC-Designs. Die
Designs können mit einer beliebigen
Kombination folgender
gängiger Design-Sprachen erstellt
werden: Verilog, Verilog-
A, Verilog AMS, Spectre, Spice,
SpectreHDL und VHDL.
Dies ist laut Hersteller das
erste Tool, das alle Anforderungen
der Standard-AMS-Sprache
implementiert und die
Entwicklung von Mixed-Language-Modellen
und Schaltkreissimulationen
auf höheren
Abstraktionsebenen erlaubt.
Darüber hinaus unterstützt
AMS sowohl Top-Down-Konzepte
als auch klassische Mixed-Signal-Design-Methoden
mit Einbindung in die Analog-
Artist- und Composer-Umgebung.
Auf diese Weise können
die Entwickler mit ihrem bevor-
Einfach und schnell
programmieren
Für Anfänger und ungeübte
Programmierer bringt die
Motorola-Tochter Metrowerks
mit »CodeWarrior Learning
Edition« ein spezielles Lernprogramm
auf den Markt. Ziel
ist es, interessierten Anwendern
den Einstieg in die Programmierung
unter C, C++ und Java
sowie für MacOS und Windows
zu erleichtern. Die CodeWarrior-Learning-Edition
lässt sich
sehr leicht installieren und bietet
eine einfache integrierte Entwicklungsumgebung.
Damit
kann sich der Anwender bereits
von Beginn an voll und ganz
auf das Schreiben des Codes
konzentrieren und muss nicht
erst den Umgang mit dem Tool
erlernen. Dank der benutzerspezifischen
Anpassung der
Menüleisten lassen sich Elemente
in beliebiger Reihenfol-
74 Infos zu Anzeigen/Redaktions-Kennziffern via www.systeme-online.de/direkt
zugten Design-Ansatz arbeiten.
Bei all dem entstehen keinerlei
Einschränkungen – weder beim
Top-Down- noch beim Bottom-
Up-Ansatz. Mit Hilfe des integrierten
Hierarchie-Editors
können die Designer auf einfache
Weise zwischen verschiedenen
Design-Views (oder Abstraktionsebenen)
hin und her
schalten – ganz unabhängig von
der Design-Methodik, mit der
sie gerade arbeiten.
Der AMS-Simulator bietet
Debugging-Möglichkeiten und
Simulationskontrolle durch
Verwendung der SimVision-
Umgebung, die ebenfalls der
Standard für den NC-Simulator
ist.
Das AMS-Designer-Toolset
wird ab dem vierten Quartal
2000 zunächst für Unix-basierte
Workstations der beiden Firmen
Sun-Microsystems und
Hewlett-Packard verfügbar
sein. (pa)
Cadence
Tel.: 089/4 56 30
Kennziffer 542
ge hinzufügen und entfernen.
Darüber hinaus enthält die
Learning-Edition ein Grafikpaket
zur Integration geometrischer
Formen und Bilder in die
neu programmierte Software-
Anwendung.
Die Learning-Edition läuft
auf jedem Pentium-PC unter
Windows 96/98/NT sowie auf
Mac-Systemen mit PowerPC-
601-Prozessor oder höher und
unter MacOS 7.6.1 oder höher.
Voraussetzung sind mindestens
32 MByte RAM, bis 64 MByte
RAM sind empfehlenswert,
100 MByte freier Speicherplatz
sowie CD-ROM-Laufwerk.
(pa)
Metrowerks
Tel.:
0611/97774235
Kennziffer 544
Systeme 9/2000