4-2024

Aktuelles
Wegweisende ADC-Architektur
für ultraschnelle drahtgebundene Anwendungen
unseres Ansatzes auf der Hand.
Unser in 16-nm-FinFET-
Technologie realisierter Prototyp-Chip
enthält ein Array von
768 Slope-ADCs – mit einer
aktiven Kernfläche von nur
0,07 mm². Das ist mindestens
um den Faktor zwei geringer als
bei herkömmlichen An sätzen.
Außerdem hat er einen erstklassigen
Stromverbrauch von
96 mW“, kommentiert Joris Van
Driessche. „Mit anderen Worten:
Dies ist der erste Beweis dafür,
dass unsere neuartige Architektur
funktioniert. Und die Vorteile
werden umso mehr zunehmen,
je höher die Geschwindigkeiten
sind (150GS/s und mehr).“
Auf der IEEE International
Solid-State Circuits Conference
(IEEE ISSCC2024) stellte imec
eine bahnbrechende Architektur
vor, die die Grundlage für
eine völlig neue Generation von
Analog/Digital-Wandlern bildet.
Der massiv zeitverschachtelte
Slope-ADC von Imec bietet
eine hohe Leistungseffizienz,
weist eine sehr geringe Fläche
auf und verspricht dabei außergewöhnliche
Konvertierungsgeschwindigkeiten.
Damit ist
er ideal geeignet, um die rasant
steigenden Anforderungen an
die Datenverarbeitung und den
Datendurchsatz in Rechenzentren
zu erfüllen, die durch den
Anstieg von Cloud-Computing
und (generativen) KI-Anwendungen
hervorgerufen werden.
Das Training von KI-Modellen
erfordert eine enorme Rechenleistung,
sodass Rechen zentren
in immer leistungsfähigere
optische Netzwerke für eine
schnelle, zuverlässige Kommunikation
zwischen Servern,
Speicher medien und Netzwerkkomponenten
investieren
müssen. Da die optischen
Kommunikationsnetzwerke
von Rechenzentren jedoch mit
immer höheren Geschwindigkeiten
arbeiten müssen, werden
ihre Komponenten immer größer
und verbrauchen mehr Strom.
Neue Architektur
überwindet Einschränkungen
von zeitverschachtelten
SAR-ADCs
Heutige drahtgebundene ADCs,
die eine wichtige Komponente
optischer Transceiver darstellen,
basieren meist auf der zeitlichen
Verschachtelung von
(einer großen Anzahl) SAR-
ADCs (Successive Approximation
Register), die Dutzende
von parallelen Hochgeschwindigkeitskanälen
aufweisen. Bei
einer Skalierung auf Abtastraten
deutlich über 100 GS/s führt
der SAR-ADC-Ansatz zu einer
erheblichen Vergrößerung der
Fläche und zu langen Verbindungsleitungen,
was wiederum
zu erheblichen parasitären Effekten
und Energieverlusten führt.
Um die unersättlichen Bandbreiten-
und Datenverarbeitungsanforderungen
drahtgebundener
Anwendungen und deren Bedarf
an immer schnelleren ADCs zu
unterstützen, schlägt imec eine
neue ADC-Architektur vor, die
diese Limitierungen überwindet.
„Zum einen nutzt unser massiv
zeitverschachtelter Slope-ADC
das Paradigma, dass langsame,
aber extrem kleine Kanäle eine
effizientere Umwandlung pro
Fläche ermöglichen. Zum anderen
wird durch die Anordnung
(vieler) dieser Kanäle in einem
zweidimensionalen Array die
Länge der Verbindungsleitungen
minimiert und die durch parasitäre
Effekte verursachte Verlustleistung
reduziert. Infolgedessen
kann eine höhere Leistungseffizienz
und Skalierbarkeit erreicht
werden, während gleichzeitig die
Grundfläche des ADCs erheblich
reduziert wird“, erklärt Joris
Van Driessche, Programmleiter
bei imec.
Proof-of-Concept
Auf der ISSCC präsentiert imec
einen Proof-of-Concept seiner
neuen ADC-Architektur in
Form eines 42GS/s 7b massiv
zeitverschachtelten Slope-ADC
Prototyp-Chips.
„Schon bei der relativ bescheidenen
Geschwindigkeit von
42GS/s liegen die Vorteile
Tatsächlich wird derzeit ein
5-nm-ADC vollendet, der dieselbe
Architektur verwendet
und Abtastraten von weit über
150 GS/s bei extrem niedrigem
Stromverbrauch erreichen soll.
Parallel dazu hat das Team mit
der Erforschung einer 2nm-
Implementierung begonnen, die
auf Geschwindigkeiten von über
250 GS/s abzielt.
„Wir glauben, dass dies ein wichtiger
Schritt in der Entwicklung
einer ganz neuen Generation
von ADCs mit geringem Stromverbrauch
ist, die die drahtgebundenen
Anwendungen von
morgen unterstützen. Er überwindet
die Grenzen der SAR-
ADC-Implementierungen, die
bei extrem hohen Geschwindigkeiten
an ihre Grenzen stoßen
dürften“, so Van Driessche
abschließend.
Imec lädt ausdrücklich weitere
Partner ein, sich an diesem
Forschungsprojekt zu beteiligen
- beispielsweise Fabless-
Unternehmen, die sich auf die
Entwicklung von Bausteinen für
drahtgebundene Verbindungen
spezialisiert haben. Darüber
hinaus gibt es für Unternehmen,
die Zugang zu den ADC-
IP- Blöcken von Imec suchen,
Lizenzierungsmöglichkeiten.
Imec
www.imec-int.com
10 hf-praxis 4/2024