Testes e exames

ESCOLA SECUNDÁRIA CARLOS AMARANTE
12º ano PROFISSIONAL
CURSO: Técnico de Eletrotecnia Ano letivo: 2012/2013
1.º TESTE DE RECUPERAÇÃO DE SISTEMAS DIGITAIS, MÓDULO 4
Duração: 90 minutos
Data: _______ /_______/___________
Aluno N.º_______Nome_____________________________________________________________________
Classificação: ______________________O Professor: _______________________O Enc. Educ. ______________________
Cotações
(pontos)
(12)
1. Verdadeiro, ou falso (V/F)?
O trinco (latch) SR assíncrono, não deve ter ambas as entradas a 1.
Num trinco (latch) SR assíncrono, sendo, no presente, S = 0 e R = 0, o estado seguinte da saída, Qn+1, é
sempre 0.
No latch D ativado por flanco ascendente, enquanto o clock estiver no nível elevado, o estado seguinte,
Qn+1, é sempre igual à entrada presente, D.
No flip-flop J-K, estando ambas as entradas a 1, o estado seguinte é diferente do estado presente.
O flip-flop T muda sempre de estado, qualquer que seja T.
(16)
2. Complete as seguintes tabelas de verdade. Coloque apenas níveis lógicos nas tabelas.
C D Qn Qn+1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
S R Qn Qn+1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0 0
1 1 1 0
C
tabela 1 - biestável
o
D ativado por nível (latch
D).
m
O enable C é ativo alto.
p
tabela 2 – Biestável (latch) S-R
SISTEMAS DIGITAIS
e8b47ca52d2b201a7ed4f9e6753772ba
RM/13
Pág.1 de 6