Tutorial als PDF - CES

Kapitel 5
Simulation
Der Xilinx Simulator erlaubt es und, die Schaltung sowohl auf der Verhaltensebene
als auch auf der Schaltkreisebene zu simulieren. Bei der Verhaltensebene
wird nur das Verhalten der Schaltung, nicht aber die zeitliche Verzögerung
der Gatter berücksichtigt. Diese werden bei der Post-Route Simulation berücksichtigt,
wodurch diese um ein vielfaches langsamer ist. Üblicherweise wird die Schaltung
auf ihr Verhalten überprüft. Erst wenn dieses Verhalten korrekt ist, wird
eine zeitbehaftete Simulation (Post-Route Simulation) auf Schaltkreisebene
durchgeführt. Sind beide Simulationsschritte erfolgreich, schließt sich der
Praxistest mit realer Hardware an.
Um eine Schaltung zu simulieren , muß diese mit Signalen stimuliert werden.
Hierzu wird die zu simulierende Schaltung in eine sogenannte Testbench
eingebettet. Die Testbench ist eine übergeordnete Schaltung ohne Ein- und
Ausgänge, sie enthalt nur Programmcode (VHDL) zur Stimulation der Eingangssignale
der zu simulierenden Schaltung. Damit die Testbench nicht manuell erzeugt
werden muß, bietet Xilinx ISE eine grafische Oberfläche zum Erstellen der
Testbench an (Waveform Editor).
5.1 Erstellen der Testbench
Für die Simulation benötigen Sie eine Testbench. Diese wird folgendermaßen
erzeugt (Gehen Sie dabei nach den Screenshots vor):
1. Project → New Source
2. Next
• Test Bench WaveForm
• File Name: TUTORIAL TESTBENCH
3. Select a source: TUTORIAL
4. Next
27