EPP 01.2024

PACKAGING «
TEM-Bild, das zahlreiche Cu-Pads zeigt, die im Abstand von 400 nm verbunden sind (gleiches Pad-Design)
Bild: imec
Neue Anwendungen, neue
Prozessschritte?
Mit der Ausweitung des Anwendungsbereichs
entstehen immer fortschrittlichere
Implementierungen des Hybrid-Bonding.
Wie bereits erläutert, geht der Trend
dahin, den Bondprozess immer näher an
das Frontend zu verlagern, um beispielsweise
Logik-auf-Logik oder Speicher-auf-
Logik-Stacking zu ermöglichen. Dies erfordert
auch eine stärkere Nachbearbeitung
nach dem Bondprozess.
Ein spezifisches Beispiel ist ein Backside
Power Delivery Network (BSPDN), für das
das Wafer-to-Wafer-Bonden ein entscheidender
Schritt ist. Bei der BSPDN-
Verarbeitung wird die Vorderseite des ersten
Wafers auf einen Trägerwafer geklebt.
Die Rückseite des ersten Wafers wird dann
gedünnt und der Prozess wird durch
n-TSV-Strukturierung, Metallfüllung und
Rückseitenmetallisierung abgeschlossen.
In diesem Beispiel wird ein Teil der BEOL-
Verarbeitung nach dem Wafer-Bonding-
Prozess durchgeführt. Die Anwendungen
stellen strengere Anforderungen an die
Skalierung, die eine Herausforderung für
den aktuellen Prozessablauf darstellen.
Die Hauptprobleme betreffen die Genauigkeit
der Cu-zu-Cu-Ausrichtung, die
Reinheit des Wafers und die Topologie vor
dem Bonden sowie die Bindungsstärke der
Dielektrika und der Cu-Pads bei kleinen
Pitches für die Verbindungen.
Hybride Wafer-to-Wafer-
Bonding-Prozesse
Designverbesserungen zur Kompensation
von Limitationen bei Skalierung
und Ausrichtung:
Imec-Forscher haben zum ersten Mal ein
Versuchsträgerdesign mit einem sechseckigen
Gitter und kreisförmigen Cu-
Pads anstelle des traditionellen quadratischen
Gitters mit einem quadratischen
oder kreisförmigen Pad-Design vorgeschlagen.
Das neue Design bietet mehrere
Vorteile. Es ermöglicht eine besonders
dichte Packung der Cu-Pads mit gleichen
Abständen zwischen allen benachbarten
Pads. Bei weiterer Skalierung erleichtert
eine solche Konfiguration die
Kontrolle der Cu-Pad-Dichte bei gleichzeitiger
Maximierung der Cu-Padgröße
und der Abstände. Das Team untersucht
auch, welche Auswirkungen die Verwendung
eines gleichen oder ungleichen
Pad-Designs hat. Im letzteren Fall wird
der obere Wafer mit kleineren kritischen
Cu-Pad-Abmessungen entworfen als der
untere Wafer. Ungleiche Pad-Designs
bieten einige Vorteile, darunter eine größere
Toleranz beim Bonding-Overlay, eine
geringere parasitäre Kapazität und
Detailansicht von langen
Daisy Chains mit
400 nm Abstand in einem
gleichmäßigen
Pad-Design, das zur
Bewertung der Cu-Cu-
Konnektivität verwendet
wurde (wie auf der
IEDM 2023 vorgestellt)
eine höhere dielektrische Durchschlagsfestigkeit
bei kleinen Interconnect-Abständen.
Genaue Kontrolle der Oberflächentopografie:
Bevor die beiden Wafer miteinander gebondet
werden, müssen die Oberflächen
beider Wafer extrem plan und sauber
sein, um einen zuverlässigen Hybridbondprozess
zu erreichen. CMP ist daher
ein sehr anspruchsvoller Prozessschritt.
Darüber hinaus ermöglicht CMP eine
einheitliche Vertiefung der Cu-Pads, was
bedeutet, dass das Cu vor dem Bonden
einige Nanometer unterhalb der dielektrischen
Oberfläche bleibt. Dies ist erforderlich,
um nach dem Tempern eine lunkerfreie
Verbindung zu erhalten. Durch
die Kombination eines fortschrittlichen
CMP-Prozesses mit Dummy-Pads im Layout-Design
gelang es den Forschern, die
Höhe der Cu-Pads und die Oberflächentopologie
auf dem gesamten Wafer genau
zu kontrollieren.
Bild: imec
EPP » 01 | 2024 37