P89V51RB2/RC2/RD2 8-bit 80C51 5 V low power 16/32 ... - NetMedia

NXP Semiconductors
P89V51RB2/RC2/RD2
8-bit microcontrollers with 80C51 core
15. Contents
1 General description . . . . . . . . . . . . . . . . . . . . . . 1
2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
3 Ordering information . . . . . . . . . . . . . . . . . . . . . 2
3.1 Ordering options . . . . . . . . . . . . . . . . . . . . . . . . 2
4 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 3
5 Pinning information . . . . . . . . . . . . . . . . . . . . . . 4
5.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
5.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 6
6 Functional description . . . . . . . . . . . . . . . . . . 10
6.1 Special function registers . . . . . . . . . . . . . . . . 10
6.2 Memory organization . . . . . . . . . . . . . . . . . . . 14
6.2.1 Flash program memory bank selection. . . . . . 14
6.2.2 Power-on reset code execution. . . . . . . . . . . . 14
6.2.3 Software reset. . . . . . . . . . . . . . . . . . . . . . . . . 15
6.2.4 Brownout detect reset. . . . . . . . . . . . . . . . . . . 15
6.2.5 Watchdog reset. . . . . . . . . . . . . . . . . . . . . . . . 16
6.2.6 Data RAM memory . . . . . . . . . . . . . . . . . . . . . 16
6.2.7 Expanded data RAM addressing . . . . . . . . . . 16
6.2.8 Dual data pointers. . . . . . . . . . . . . . . . . . . . . . 19
6.3 Flash memory IAP . . . . . . . . . . . . . . . . . . . . . 20
6.3.1 Flash organization . . . . . . . . . . . . . . . . . . . . . 20
6.3.2 Boot block (block 1) . . . . . . . . . . . . . . . . . . . . 20
6.3.3 ISP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
6.3.4 Using the ISP . . . . . . . . . . . . . . . . . . . . . . . . . 21
6.3.5 Using the serial number . . . . . . . . . . . . . . . . . 25
6.3.6 IAP method. . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.4 Timers/counters 0 and 1. . . . . . . . . . . . . . . . . 27
6.4.1 Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
6.4.2 Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
6.4.3 Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
6.4.4 Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
6.5 Timer 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
6.5.1 Capture mode. . . . . . . . . . . . . . . . . . . . . . . . . 32
6.5.2 Auto-reload mode (up or down counter) . . . . . 33
6.5.3 Programmable clock-out . . . . . . . . . . . . . . . . . 35
6.5.4 Baud rate generator mode . . . . . . . . . . . . . . . 35
6.5.5 Summary of baud rate equations . . . . . . . . . . 37
6.6 UARTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
6.6.1 Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
6.6.2 Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
6.6.3 Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
6.6.4 Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
6.6.5 Framing error . . . . . . . . . . . . . . . . . . . . . . . . . 39
6.6.6 More about UART mode 1 . . . . . . . . . . . . . . . 39
6.6.7 More about UART modes 2 and 3 . . . . . . . . . 39
6.6.8 Multiprocessor communications . . . . . . . . . . . 40
6.6.9 Automatic address recognition . . . . . . . . . . . . 40
6.7 SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
6.7.1 SPI features . . . . . . . . . . . . . . . . . . . . . . . . . . 42
6.7.2 SPI description . . . . . . . . . . . . . . . . . . . . . . . . 42
6.8 Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . 45
6.9 PCA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
6.9.1 PCA capture mode. . . . . . . . . . . . . . . . . . . . . 50
6.9.2 16-bit software timer mode. . . . . . . . . . . . . . . 51
6.9.3 High-speed output mode . . . . . . . . . . . . . . . . 52
6.9.4 PWM mode . . . . . . . . . . . . . . . . . . . . . . . . . . 53
6.9.5 PCA watchdog timer . . . . . . . . . . . . . . . . . . . 54
6.10 Security bit . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
6.11 Interrupt priority and polling sequence. . . . . . 55
6.12 Power-saving modes . . . . . . . . . . . . . . . . . . . 58
6.12.1 Idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
6.12.2 Power-down mode . . . . . . . . . . . . . . . . . . . . . 59
6.13 System clock and clock options . . . . . . . . . . . 60
6.13.1 Clock input options and recommended
capacitor values for oscillator . . . . . . . . . . . . . 60
6.13.2 Clock doubling option . . . . . . . . . . . . . . . . . . . 60
7 Limiting values . . . . . . . . . . . . . . . . . . . . . . . . 62
8 Static characteristics . . . . . . . . . . . . . . . . . . . 62
9 Dynamic characteristics . . . . . . . . . . . . . . . . . 65
9.1 Explanation of symbols . . . . . . . . . . . . . . . . . 66
10 Package outline . . . . . . . . . . . . . . . . . . . . . . . . 74
11 Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . 77
12 Revision history . . . . . . . . . . . . . . . . . . . . . . . 78
13 Legal information . . . . . . . . . . . . . . . . . . . . . . 79
13.1 Data sheet status . . . . . . . . . . . . . . . . . . . . . . 79
13.2 Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
13.3 Disclaimers. . . . . . . . . . . . . . . . . . . . . . . . . . . 79
13.4 Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . 79
14 Contact information . . . . . . . . . . . . . . . . . . . . 79
15 Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Please be aware that important notices concerning this document and the product(s)
described herein, have been included in section ‘Legal information’.
© NXP B.V. 2007. All rights reserved.
For more information, please visit: http://www.nxp.com
For sales office addresses, please send an email to: salesaddresses@nxp.com
Date of release: 1 May 2007
Document identifier: P89V51RB2_RC2_RD2_4