Proyecto REX-2X - Radio Observatorio de Jicamarca

2.2.2.2 Multiplexor del equipo REX- 2X
Para hacer el diseño de la nueva tarjeta multiplexora, primero se analizó los requerimientos que esta tenía
y los problemas que hasta el momento presentaba: al trabajar las señales a 5V se observa una mayor distorsión de
la señales a la entrada de la tarjeta multiplexora y en las que tiene un bajo duty cycle (como DV e IQ), se observan
sobre impulsos de hasta 8V. Todo circuito secuencial debe inicialmente sincronizar todas sus señales de entrada,
antes de realizar cualquier lógica combinacional para evitar problemas con los retrasos que estos generan; todas las
señales que se conectan a la tarjeta de control deben pasar por el mismo bus (Header de 50 pines), para lo cual se
debe evitar la distorsión que se puedan generar entre señales como llevar la señal de reloj por el bus de datos.
En la figura 21 se muestra el diagrama de bloques de la tarjeta multiplexora del REX-2X, donde las
señales inicialmente son registradas, menos las que habilitan a los buffers, porque esto hubiese implicado el uso de
un arreglo más, ya que las señales de datos pasan por resistencias de bajo valor (entre 50 a 300 ohmios) antes de
ingresar a los buffers.
H
E
A
D
E
R
CH1
H
E
A
D
E
R
CH2
DVRX1
IQRX1
DVRX2
IQRX2
R ES I STOR
ARRAY
R ES I STOR
ARRAY
DATA1
DV1
DV1
DV2
DATA2
D
L
REGISTER
DV2
D
L
SET
CLR
SET
CLR
Q
Q
DVR1
DVR2
IQR1
IQR2
Q
Q
DV
IQ
DATA
DV
IQ
DVR1
GCLK
EN_RX1
EN_RX2
T
O
C
O
N
T
R
O
L
C
A
R
D
Figura 21 Diagrama de bloques de MUX REX -2X.
Para el caso de las entradas de DV, IQ y reloj, se diseñó el circuito que se muestra en la figura 22. Este
circuito se le denomina circuito de amortigüamiento, ya que recibe una señal con un sobre impulso hasta de 3V, y
se encarga de recortarlo y reducir el ruido de alta frecuencia.
17