Proyecto REX-2X - Radio Observatorio de Jicamarca

DV
IQ
DATA IN
16
DV1
EN-BRD
4
FIFO
8 8
WINDOW
SYNCHRO
GCLK
FLEX 10K10LC84
DATA
OUT
16
8
8
FIFO
FIFO
8
8
32
REQ
N
I
D
A
Q
EF
N
I
2
8
WR
RESET
RD
FIFO
8
6
5
3
4
PCLK1
PCLK2
ACK2
Figura 23 Diagrama de bloques de la tarjeta de control.
Las señales que recibe de la tarjeta multiplexora son: los datos de los receptores digitales "Data_In", la
señal DV e IQ, la señal DV del primer canal "DV1" y envía la señal de habilitación "EN-BRD" para los receptores
digitales. De las cuatro FIFOS dos se utilizan para almacenar los datos "I" y dos para "Q", para eso la señal QUE
habilita escritura de la FIFO ocupa 2 bits; cuando se reinicia el sistema el FPGA reinicia a las FIFOS con la señal
de "RESET"; la señal de lectura "RD", activa la lectura de todas las FIFOS al mismo tiempo para enviar los datos
"I" Y "Q" en paralelo. Otra función de la FIFO, es la de almacenar datos cuando se tiene que esperar que termine la
ventana para poder leerlos (normalmente dentro de la ventana se puede realizar la escritura y lectura en las FIFOS)
como es el caso de experimentos de 8MHz a la salida de los receptores.
Para la comunicación con la NIDAQ, se utilizan las siguientes señales: El bus de datos de 32 bits; "REQ"
es la señal de confirmación si hay dato en el bus para que la NIDAQ lo capture; "PCLK1" es un reloj programable
y enviado por la NIDAQ que se utiliza para sincronizar la lectura de la FIFO, para el sistema REX se programa a
20MHz; "PCLK2" se utiliza como señal para habilitar a los receptores digitales; "ACK2" se utiliza como señal de
inicio para que el sistema comience a adquirir, al inicio envía un pulso de reset a todo el equipo.
2.3 Descripción lógica de la unidad de control.
Como se mostró en el punto 2.2.3, la lógica de control radica en un FPGA, para poder trabajar en este
FPGA existen dos caminos: utilizar el modo gráfico para hacer el diseño en base a compuertas y registros, o utilizar
un lenguaje de descripción de circuito como el VHDL (Very Hight Description Language). Para el caso del REX-
2A la lógica de control se diseño en el entorno gráfico del MAX-PLUS II, mientras que para el REX-2X la lógica
se desarrollo en VHDL utilizando el entorno QUARTUS II, ambos softwares de ALTERA.
La función de la unidad de control es de recibir los datos y sincronizarlos con el Controlador de Radar. La
tarjeta NI-6534 cuenta con un bus paralelo de 32 bits, y el bus de datos del AD6620 es de 16 bits y es compartido
por los canales real e imaginario; para aprovechar los 32 bits de la tarjeta y como unidad de almacenamiento
19