Proyecto REX-2X - Radio Observatorio de Jicamarca

More documents

Recommendations

Info

SISTEMA DE ADQUISICIÓN UTILIZANDO RECEPTORES DIGITALES PROYECTO REX-2X 1. INTRODUCCIÓN El sistema REX es un equipo que utiliza como núcleo principal receptores digitales AD6620, los cuales son circuitos integrados DSP para aplicaciones comerciales. Con estos receptores se puede realizar operaciones digitales que anteriormente se hacían de forma analógica, así como demodulación en cuadratura, filtrado y decimación. REX es el predecesor de un proyecto denominado Sistema NATALIA, en el cual la demodulación y filtrado se realizaba de manera analógica y una vez en banda base se digitalizaba. Los datos digitales son enviados a una unidad de control que cuenta con un FPGA como núcleo principal, que sincroniza los datos con el controlador de radar y los envía a la PC por medio de una tarjeta de adquisición de National Instruments NI-6534. Para el sistema REX se tomó de base la arquitectura de NATALIA y se utiliza el FPGA para recibir los datos de los receptores, por medio de una lógica de multiplexado, y envía sus datos a la PC usando la NI-6534. A continuación se muestra el desarrollo realizado para este sistema de adquisición de un radar, comenzando por una introducción al funcionamiento del AD6620 y, luego mostrando los circuitos de cada bloque que lo componen. Dado que se trabaja con un FPGA, la descripción lógica se realizó en VHDL, para lo cual se muestran sus máquinas y tablas de estado. En los anexos se puede encontrar diagramas esquemáticos, diagramas de conexiones, código fuente del software y otras informaciones útiles en este desarrollo. 2. DESARROLLO 2.1 Características del Receptor Digital AD6620. 2.1.1 Descripción general del AD6620. El AD6620 es un circuito integrado receptor digital del fabricante Analog Devices. Este chip recibe señales de un conversor analógico digital y luego realiza un procesamiento digital de la señal recibida. En la figura 1, se muestra el diagrama de bloques de este circuito integrado. INPUT DIGITAL X X I Q CIC FILTERS I Q FIR FILTER I Q COMPLEX DIGITAL OUTPUTS COS -SIN COMPLEX NCO AD6620 Figura 1 Diagrama de bloques simplificado del AD6620 4
El AD6620 cuenta con cuatro unidades de procesamiento en cascada: • Un desplazador de frecuencia (oscilador numérico y multiplicadores digitales). • Dos Filtros FIR "Cascaded Integrator Comb", con decimadores. • Un Filtro FIR de coeficientes programables con decimador. Para poder mostrar el funcionamiento del AD6620 es necesario explicar una parte ajena a este chip: El conversor analógico digital (ADC), que para el caso del REX se utiliza el AD6640. 2.1.2 Conversor analógico digital utilizando sub -muestreo para señales de radio frecuencia. El AD6640 es un conversor analógico digital diseñado para trabajar con frecuencias de muestreo de hasta 65MSPS y un bus de salida de 12 bits. Este ADC a diferencia de otros (como los de aproximaciones sucesivas) permite enviar un dato cada ciclo de reloj, de esta forma se puede aproximar su comportamiento al muestreo ideal para poder hacerle un análisis de Fourier. El amplio ancho de banda del AD6640 permite hacer un muestreo de señales de RF —sin enviarlas a banda base— con frecuencia de muestreo menores a la frecuencia de la portadora central de la señal que se esta muestreando. En el caso de REX la frecuencia de muestreo utilizada es de 32MHz y las portadoras utilizadas para el caso del Radar de Jicamarca es 49.92MHz y para el Radar SOUSY es 53.5 MHz. Como se mencionó anteriormente se puede hacer un análisis de Fourier con las señales que trabaja el AD6640, esto es importante para escoger el valor que tendrá el NCO del receptor digital para enviar la señal de interés a banda base. En la figura 2 se muestra un diagrama de bloques de las señales que se tomarán en cuenta para el análisis. Donde: La señal de antena se denotará con A, la señal del Reloj del muestreo como Fs y la señal muestreada a la salida como ADC. A ADC6640 12 ADC Fs Figura 2 Diagrama de bloques de señales del ADC Considerando la señal de entrada "A" (proveniente de la antena) con una frecuencia central Fc y con un ancho de banda BW, se puede asumir que tiene espectro en frecuencia (en módulo) como se muestra en la figura 3. 5
Page 1 and 2: INFORME TÉCNICO SISTEMA DE ADQUISI
Page 3: ÍNDICE 1. INTRODUCCIÓN...........
Page 7 and 8: La señal resultante a la salida de
Page 9 and 10: valores que puede tomar el NCO van
Page 11 and 12: espuestas de I y Q, así como vemos
Page 13 and 14: ADC 6640 ADC 6640 DV AD6640 AD6620
Page 15 and 16: AD6640 EB AD6620 LATCH & BUFFER H E
Page 17 and 18: 2.2.2.2 Multiplexor del equipo REX-
Page 19 and 20: DV IQ DATA IN 16 DV1 EN-BRD 4 FIFO
Page 21 and 22: Figura 25 Diagrama de tiempos de tr
Page 23 and 24: (de los receptores digitales) y del
Page 25 and 26: SEÑAL DESCRIPCIÓN GCLK Reloj gene
Page 27 and 28: ESTADO CLR_FIFO EN_RX WR_MARK ADQ_S
Page 29 and 30: LOCK PCLK1 D SET Q D SET Q LOCK_RD
Page 31 and 32: CONDICIÓN I CONDICIÓN Q CONDICIÓ
Page 33 and 34: 2.4.2 Software “ACQUIRE CONSOLE
Page 35 and 36: de 2MHz. Se puede observar que el n
Page 37 and 38: 5. ANEXOS ANEXO A Programación y c
Page 39 and 40: En la figura 43 se muestra el Chip
Page 41 and 42: #define FLAG_POST_COHERENT_INTEGRAT
Page 43 and 44: char **Dyn_snCode; char **Dyn_snL5_
Page 45 and 46: m_WByte=2; BytesWritten+=fwrite(&My
Page 47 and 48: } bool AllocateMemory() { gm_sBuffe
Page 49 and 50: JICAREXLIB.CPP #include "JicaRexLIB
Page 51 and 52: ANEXO C Arquitectura interna del FP
Page 53 and 54: OR2 VCC DFF PRN D Q DELAY 8 IN OUT
Page 55 and 56:
Figura 48 Diagrama esquemático de
Page 57 and 58:
Tarjeta Multiplexor del equipo REX-
Page 59 and 60:
Tarjeta de control del REX- 2X Figu
Page 61 and 62:
Figura 55 Cooper 3 de la tarjeta de
Page 63 and 64:
Tarjeta del MUX Figura 58 Bottom Co
Page 65 and 66:
Tarjeta de control del REX-2X Figur
Page 67 and 68:
ANEXO F Lista de componentes Tarjet
Page 69 and 70:
Tarjeta de Control Cantidad Descrip
show all

Proyecto REX-2X - Radio Observatorio de Jicamarca

Create successful ePaper yourself

Delete template?

Save as template?