PDF-Ausgabe herunterladen (31 MB) - elektronik industrie

Brückenfunktionalität zwischen dem seriellen Interface HiSPi vonAptina Imaging und der parallelen DSP-Schnittstelle von Texas Instrumentsher (Bild 4).Dieses Referenzdesign verbindet auf seiner Eingangsseite einenAptina-Sensor, der über eine serielle HiSPi-Schnittstelle verfügt,mit einem TMS320DM3X5 von TI auf der Ausgangsseite. DieSchnittstellen sind mit den Aptina-A-1000-Sensoren MT9M034/MTM024 und MT9J003 auf einer Testplattform getestet. Das Referenzdesignunterstützt Paket- und Streaming-Daten in HiSPi-Formaten– und zwar für ein bis vier Lanes, die mit jeweils bis zu 700MBit/s arbeiten. Das Design emuliert aber auch den parallelenSensor-Ausgang mit Busbreiten von 8, 10, 12, 14 oder 16 Bit Breiteam Ausgang. Die Parallelschnittstelle lässt sich für die LVCMOS-Pegel 1,8 V, 2,5 V oder 3,3 V konfigurieren. Bild 5 zeigt ein Blockschaltbilddes Referenzdesigns.Brückenfunktion für Sensor-SchnittstellenIn dreierlei Hinsicht stellen die Brückenfunktionen zwischen Bildsensorenund ASSP eine Herausforderung für die programmierbareLogik dar. Zum einen muss das FPGA die Schnittstellensignalein elektrischer Hinsicht unterstützen, und andererseits müssen dieI/Os des FPGAs über ausreichend Umsetzungs-Logik verfügen,um die schnellen seriellen Sensor-Schnittstellen zu unterstützen.Der dritte Aspekt ist die Tatsache, dass das FPGA bei sehr geringemPlatzbedarf auf der Leiterplatte eine kostengünstige Lösungbieten muss, um so in die beengten Bauräume moderner Videokameraszu passen.Die nichtflüchtige FPGA-Familie Lattice XP2 ist mit ihrer bewährtenund erprobten, gut dokumentierten Sub-LVDS-Unterstützungsehr gut auf die elektrischen Anforderungen für Brücken-Funktionalitäten bei Bildsensoren ausgerichtet. Die integriertenPLLs, spezielle Taktressourcen (Edge Clocks) und eineI/O-Gearing-Logik lösen die Probleme von schnellen seriellen Sensor-Schnittstellen.Zudem arbeitet das Lattice XP2 auf einem kostengünstigenFootprint, weil es lediglich 8 mm x 8 mm auf der Leiterplattebeansprucht. Zusätzlich benötigt die Produktfamilie LatticeXP2 auf Grund ihres nichtflüchtigen Aufbaus kein externes Boot-PROM, so dass zusätzlicher Platz auf der Leiterplatte eingespartwird, was die Bausteine zu einer attraktiven programmierbaren Logik-Plattformfür Sensor-Schnittstellen macht. Da ISP-IP (Bildverarbeitungs-IP)verfügbar ist, sind größere Lattice XP2-Bausteine auchin der Lage, bestimmte Funktionalitäten zu übernehmen. Hierzugehören beispielsweise die Linearisierung der Sensordaten, die Programmierungder Register im Sensor, das De-Bayering (Errechnender korrekten Farbdaten aus einem Sensor mit Bayer-Farbsensor-Anordnung), Korrektur defekter Pixel, Gamma-Korrektur und einfacheHDR-Operationen mit bis zu 24 Bit pro Farbkanal. (jj) nDie Autoren: Niladri Roy und Ted Marena sind Mitarbeiter von LatticeSemiconductor.Oft kopiert –doch nie erreicht:Leiterplattenonline kalkulierenFREE STENCILBestückungonlineKostenloseLayoutsoftwareAkzeptierteLayoutformateKollisionsprüfungzum AnfassenWatch“ur“PCBPünktlich oderkostenlos8h-Eilservice✓✓✓✓✓✓✓✓Das Original seit 1994!www.pcb-pool.comBasista Euro- Leiton WEdirekt multi-cbcircuits✓✓✓✓✓✓ ✓16 6 1 3 5 3Unverstärkte Pad TypenSBC-7 violettgrau 7 W/mKSBC-5 grau 5 W/mKSBC-3 grau 3 W/mKSBC rosa 1,5 W/mKWeiche, gelartige Pads mit einerShorehärte von 2 - 10° - beidseitighaftendStärken 0,5 bis 5,0 mmGlasgewebe Deckfolie PadsSB-V0-7 7 W/mKSB-V0-3 3 W/mKSB-V0YF 1,3 W/mKSB-V01,3 W/mKGlasgewebe Deckfolie und weiche,gelförmige Unterseite.Shorehärte 2 - 20°. Einseitig haftend bisklebend. Stärken 0,5 bis 5,0 mmPCB-POOL ® ist eine eingetragene Marke der Beta LAYOUT GmbHSilicon-Glasgewebe FolieSB-HIS-4 4 W/mKSB-HIS-2 2 W/mKSB-HIS1 W/mKDünne glatte Folie, auch einseitighaftend - ohne zusätzlichen Kleber.Stärken 0,23 und 0,30 mmBild 5: Blockschaltbild der Schnittstellen-Brücke zwischen Aptina HiSPi undTI DM385.www.elektronik-industrie.de elektronik industrie 06/2012 29