1-2023
Fachzeitschrift für Elektronik-Produktion - Fertigungstechnik, Materialien und Qualitätsmanagement
Fachzeitschrift für Elektronik-Produktion - Fertigungstechnik, Materialien und Qualitätsmanagement
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Anzeige<br />
ERZÄHLE MIR MEHR ÜBER JTAG-SOFTWARE!<br />
JTAG/Boundary-Scan (auch<br />
bekannt als IEEE Std. 1149.1) ist eine<br />
schnelle und einfache Methode<br />
zur Prüfung von Fertigungsfehlern<br />
auf elektronischen Baugruppen<br />
oder PCBAs. Des Weiteren kommt<br />
das Verfahren sehr häufig zur<br />
Programmierung von IC’s, wie z.B.<br />
cPLDs, FPGAs oder Flash-Speicher<br />
auf der elektronischen Baugruppe,<br />
während des Fertigungsprozess<br />
oder später bei einem Software-/<br />
Firmwareupdate, zum Einsatz.<br />
Durch eine breite Palette von<br />
Hardware- und Software-Tools,<br />
welche für unterschiedlichen<br />
Anforderungen entwickelt wurden,<br />
können kundenspezifische JTAG/<br />
Boundary-Scan Lösungen zusammengestellt<br />
werden. In dieser<br />
„Erzähl mir mehr” Ausgabe, werden<br />
verschiedene JTAG/Boundary-Scan<br />
Software Werk zeuge für Design,<br />
Produktion und (Vor Ort-) Service mit<br />
ihrem Leistungsumfang untersucht.<br />
SOFTWAREPRODUKTE FÜR<br />
DESIGN UND (VOR ORT-)SERVICE<br />
Bei der Verwendung von JTAG/<br />
Boundary-Scan fungieren die<br />
Signalpins der Boundary-Scan<br />
Bausteine als I/O Pins und erlaubt<br />
das Ansteuern und Rücklesen von<br />
Werten am entsprechenden Schaltungsnetz.<br />
Diese imaginären Testpunkte<br />
sind permanent vorhanden<br />
und können über den JTAG interface,<br />
TAP(Test Acces Port) der Boundary-<br />
Scan-Kette auf der Leiterplatte<br />
einfach verwendet werden.<br />
Von der Baugruppe lernen<br />
Um Verbindungs- oder Logiktests<br />
durchzuführen, müssen die<br />
Boundary-Scan Bausteine und die<br />
Kettenstruktur, d.h. Reihenfolge der<br />
Bausteine bekannt sein. Nachdem<br />
der TAP Anschluss mit dem JTAG<br />
Controller verbunden ist, lässt<br />
sich die Kettenstruktur mit einem<br />
speziellen Erkennungsalgorithmus<br />
automatisch erfassen.<br />
Mit den vorliegenden Informationen<br />
und der Verknüpfung mit den<br />
Modellen für die Boundary-Scan-<br />
Bausteinen, können die Boundary-<br />
Scan Pins angesteuert und ausgelesen<br />
werden, um die gewünschten<br />
Applikationen zu erstellen. Die<br />
Modelldateien für die Boundary-<br />
Scan-Bausteine werden als BSDL-<br />
Dateien (Boundary-Scan Description<br />
Language) bezeichnet und vom<br />
Bausteinhersteller bereitgestellt.<br />
Automatisches lernen und testen mit JTAGlive AutoBuzz<br />
Produkte<br />
Ist die Kettenstruktur und die<br />
verfügbaren imaginären Boundary--<br />
Scan Pins bekannt, können<br />
Konnektivitätsprüfungen über die<br />
Boundary-Scan Kette durchgeführt<br />
werden. Hier können Sie auf interaktive<br />
Werkzeuge aus der JTAGLive<br />
Familie zurückgreifen:<br />
• Beobachten/Überwachen eines<br />
Signals und Erkennen einer<br />
direkten Verbindung zwischen<br />
zwei Boundary-Scan-Pins (Buzz).<br />
• Fan-out; Anzeigen aller Boundary-Scan-Sense-Pins,<br />
die mit<br />
einem Boundary-Scan-Drive-Pin<br />
verbunden sind (BuzzPlus).<br />
• Automatisches ablernen aller<br />
direkten/indirekten Verbindungen<br />
zwischen Boundary-<br />
Scan-Bausteine (AutoBuzz).<br />
• Test der Verbindung von Nicht-<br />
Boundary-Scan-Bausteine (Cluster),<br />
welche mit Boundary-Scan-Bausteine<br />
verbunden sind (Clip).<br />
• Testen der I/O-Verbindungen<br />
eines Mikrocontrollers ohne<br />
Boundary-Scan-Register (Core -<br />
Commander).<br />
• Testen von Logikblöcken und<br />
Programmieren von Bauteilen<br />
mit Hilfe von JTAG Applikationen<br />
welche direkt im Python Code,<br />
LabVIEW oder .Net geschrieben<br />
werden (Script).<br />
Einige Applikationsbeispiele, welche<br />
mit Script umgesetzt werden<br />
können, sind z.B. das Testen von<br />
Mixed-Signal Bausteinen, sowie das<br />
Testen von Schaltungselementen,<br />
die Schleifen für Testmuster zum<br />
Aufbau von Registern benötigen<br />
(z. B. Speicher-Controller). Darüber<br />
hinaus können auch Flash-Programmieranwendungen<br />
mit Script erstellt<br />
werden.<br />
Basis Verbindungstest mit JTAGLive Buzz<br />
Sowohl die interaktiven Werkzeuge<br />
(Buzz, Clip, etc.) als auch Script sind<br />
als eigenständige JTAGLive-Module<br />
(www.jtaglive.com) erhältlich.<br />
JTAGLive Studio beinhaltet alle<br />
diese Softwaremodule (bis auf den<br />
CoreCommander) in nur einem<br />
Paket und beinhaltet einen JTAGLive<br />
Controller. Zur Unterstützung bei<br />
der Programmierung von cPLDs sind<br />
auch „Player“ zur Übertragung von<br />
anderen Formaten wie JAM-, STAPLund<br />
SVF-Dateien verfügbar.<br />
JTAGLive Studio ist eine komplette<br />
JTAG/Boundary-Scan Lösung welche<br />
zur Hardware Validierung, zur<br />
Überarbeitung und Reparatur von<br />
Leiterplatten, zum Test und zur Programmierung<br />
von kleinerer PCBAs<br />
Chargen verwendet werden kann.<br />
Das CoreCommander Modul, greift<br />
auf den Core des Bausteins zu. Hier<br />
wird der Baustein im JTAG-Debug/<br />
Emulationsmodus betrieben und<br />
greift nicht mehr auf die herkömmlichen<br />
Boundary-Scan-Register zu.<br />
Das Modul ist als optionale Erweiterung<br />
von JTAGLive Studio oder<br />
Script erhältlich.<br />
SOFTWAREPRODUKTE FÜR DIE<br />
PRODUKTION<br />
Boundary-Scan-Produktionstests<br />
können als Verbindungstests betrachtet<br />
werden, die zur Erkennung von<br />
Lötfehlern verwendet werden: offene<br />
Pins, kurzgeschlossene Pins oder auch<br />
Stuck at 1/0 Fehler (Pins, die mit der<br />
Stromversorgung oder Masse kurzgeschlossen<br />
sind).<br />
Falsch bestückte Boundary-Scan-<br />
Bausteine werden im Infrastrukturtest<br />
erkannt, während fehlende<br />
nicht Boundary-Scan fähigen<br />
Komponenten als Teil eines Verbindungstests<br />
erkannt werden<br />
(z. B. ein Vorwiderstand in einer<br />
Boundary-Scan-Verbindung). Es<br />
gibt viele verschiedene Arten von<br />
Boundary-Scan- Verbindungstests,<br />
die auch als Strukturtests bezeichnet<br />
und automatisch erstellt<br />
werden. Zusammen sollten diese<br />
Tests, die auch durch manuell generierte<br />
Clustertests ergänzt werden,<br />
in der Lage sein, alle Lötfehler zu<br />
erkennen, auf welche Boundary-<br />
Scan-„Zugriff” besteht.<br />
Fehlerabdeckung und<br />
automatische Testgeneration<br />
Für die automatische Testgenerierung<br />
und die Berechnung der<br />
Fehlerabdeckung benötigen die<br />
Software-Tools die Leiterplatten-<br />
Verbindungsdaten, die so genannte<br />
“Netzliste”. In dieser sind alle<br />
Verbindungen (Netze) und Bauteile<br />
der Leiterplatte aufgeführt, sowohl<br />
Boundary-Scan als auch Non-<br />
Boundary-Scan. Diese detaillierte