PDF version - ARM Information Center

프로세서 예외 처리6.2 ARMv6 이하, ARMv7-A 및 ARMv7-R 프로필이 단원에서는 ARM 아키텍처 버전 6 이하, ARMv7-A 및 ARMv7-R 프로필에서지원하는 여러 가지 유형의 예외를 처리하는 방법을 설명합니다.참고마이크로컨트롤러 프로필은 다른 예외 처리 모델을 사용합니다. 자세한 내용은6-32페이지의 ARMv6-M 및 ARMv7-M 프로필을 참조하십시오.6.2.1 예외 유형표 6-1에는 ARMv6 이하, ARMv7-A 및 ARMv7-R 프로필에서 인식하는 여러 가지유형의 예외가 나와 있습니다. 여러 개의 예외가 동시에 발생하면 고정된 우선순위에 따라 예외가 처리됩니다. 각 예외가 차례대로 처리된 후에 원래 프로그램으로 돌아갑니다. 모든 예외가 동시에 발생할 수는 없습니다. 예를 들어 정의되지않은 명령어 (Undef) 예외와 관리자 호출 (SVC) 예외는 모두 명령어를 실행함으로써 트리거되므로 동시에 발생할 수 없습니다.예외 상태로 전환되면 다음이 수행됩니다.• 모든 예외에 대해 IRQ (인터럽트 요청) 가 비활성화됩니다.• FIQ 및 리셋 예외에 대해 FIQ (고속 인터럽트 요청) 가 비활성화됩니다.표 6-1 우선순위순 예외 유형우선순위(1=높음,6=낮음)예외 유형 예외 모드 설명1 리셋 관리자 프로세서 리셋 핀이 어설션될 때 발생합니다. 이예외는 전원 켜짐 신호가 전달되거나 프로세서가전원이 이미 켜져 있을 때와 같은 상태로 리셋되는 경우에만 발생합니다. 소프트 리셋은 리셋 벡터로 분기함으로써 수행할 수 있습니다.2 데이터 중단 중단 데이터 전송 명령어가 잘못된 주소에서 데이터를로드하거나 저장하려고 할 때 발생합니다 a .3 FIQ FIQ 프로세서 외부 고속 인터럽트 요청 핀이 어셜션(LOW) 되고 CPSR의 F 비트가 지워진 경우에 발생합니다.6-4 Copyright © 2002-2008 ARM Limited. All rights reserved. ARM DUI 0203IKNon-ConfidentialUnrestricted Access