PDF version - ARM Information Center

ARM 프로세서용 소프트웨어 개발예외 처리를 개선하기 위한 몇 가지 향상된 명령어를 사용할 수 있습니다.• LR (링크 레지스터) 및 SPSR (저장된 프로그램 상태 레지스터) 을 저장 및복원하기 위한 SRS 및 RFE 명령어• CPSR (현재 프로그램 상태 레지스터) 의 I 및 F 비트 수정과 상태 변경 작업을 단순화하는 CPS• 벡터 인터럽트 컨트롤러를 사용하는 벡터 인터럽트에 대한 아키텍처 지원• 저지연 인터럽트 모드• Thumb-2 코드를 사용하여 Thumb 상태에서 예외를 입력할 수 있는ARM1156T2-S2.4.2 정렬 지원기본적으로 컴파일러는 LDR 및 STR 명령어가 기본 워드 경계에 정렬되지 않은 워드에서 로드하거나 그 워드에 저장하게 하여 패킹된 구조체에 대한 액세스 속도를 빠르게 하기 위해 정렬되지 않은 ARMv6 액세스 지원을 사용합니다. 구조체는__packed를 통해 명시적으로 한정하는 경우가 아니면 패킹되지 않습니다. 표 2-5에서는 ARMv6 및 이전 아키텍처에 대해 컴파일할 때 1바이트 정렬의 효과를 보여 줍니다.__packed struct{int i;char ch;short sh;} foo;표 2-5 1바이트 정렬ARMv6 이전 아키텍처용으로 컴파일:MOV R4,R0BL __aeabi_uread4LDRB R1, [R4,#4]LDRSB R2,[R4,#5]LDRB R12,[R4,#6]ORR R2,R12,R2 LSL#8ARMv6 이상 아키텍처용으로 컴파일:LDR R0, [R4,#0]LDRB R1,[R4,#4]LDRSH R2,[R4,#5]프로세서에서 정렬되지 않은 데이터 액세스 지원을 사용하도록 설정하는 경우에만 ARMv6 용으로 컴파일된 코드가 올바르게 실행됩니다. CP15 레지스터 c1의 U및 A 비트를 사용하거나, 프로세서에 대한 UBITINIT 입력을 HIGH로 입력하여 정렬을 제어할 수 있습니다.ARM DUI 0203IK Copyright © 2002-2008 ARM Limited. All rights reserved. 2-13Unrestricted AccessNon-Confidential