PDF version - ARM Information Center

프로세서 예외 처리예제 6-1 리터럴 풀을 사용하는 일반적인 벡터 테이블Vector_TableFIQ_HandlerAREA vectors, CODE, READONLYENTRYLDR pc, Reset_AddrLDR pc, Undefined_AddrLDR pc, SVC_AddrLDR pc, Prefetch_AddrLDR pc, Abort_AddrNOPLDR pc, IRQ_Addr;Reserved vector; FIQ handler code - max 4kB in sizeReset_Addr DCD Reset_HandlerUndefined_Addr DCD Undefined_HandlerSVC_Addr DCD SVC_HandlerPrefetch_Addr DCD Prefetch_HandlerAbort_Addr DCD Abort_HandlerDCD 0IRQ_Addr DCD IRQ_Handler...END;Reserved vector이 예제에서는 리셋 시 ROM이 0x0 위치에 있다고 가정합니다. 또는 스캐터 로딩메커니즘을 사용하여 벡터 테이블의 로드 및 실행 주소를 정의할 수 있습니다. 이경우 C 라이브러리에서 자동으로 벡터 테이블을 복사합니다. 스캐터 로딩에 대한 자세한 내용은 링커 사용 설명서에서 5장 스캐터 로딩 설명 파일 사용을 참조하십시오.참고ARMv6 이하 아키텍처의 벡터 테이블은 ARM 명령어만 지원합니다. ARMv6T2이상 아키텍처의 벡터 테이블은 Thumb-2 및 ARM 명령어를 모두 지원합니다.ARMv6-M 및 ARMv7-M 프로필에는 이러한 내용이 적용되지 않습니다.6.2.3 프로세서 모드 및 레지스터ARM 아키텍처는 범용 레지스터 15개, PC 및 CPSR이 있는 권한이 없는 사용자 모드를 정의합니다. 또한 각각 SPSR과 여러 개의 뱅크 아웃 레지스터를 포함하는기타 권한 모드도 있습니다.6-6 Copyright © 2002-2008 ARM Limited. All rights reserved. ARM DUI 0203IKNon-ConfidentialUnrestricted Access