PDF version - ARM Information Center

프로세서 예외 처리int Priority[64];} NVIC;int zReserved0x500_0xcfc[ (0xd00-0x500) /4]; /* Reserved space *//* Offset 0x0d00 */int CPUID;int IRQcontrolState;int ExceptionTableOffset;int AIRC;int SysCtrl; /* ARMv7-M only */int ConfigCtrl; /* ARMv7-M only */int SystemPriority[3]; /* ARMv7-M only */int zReserved0xd40_0xd90[ (0xd90-0xd40) /4]; /* Reserved space *//* Offset 0x0d90 */struct {int Type; /* ARMv7-M only */int Ctrl; /* ARMv7-M only */int RegionNumber; /* ARMv7-M only */int RegionBaseAddr; /* ARMv7-M only */int RegionAttrSize; /* ARMv7-M only */} MPU; /* ARMv7-M only */} SCS_t;/** System Control Space (SCS) Registers* in separate section so it can be placed correctly using scatter file*/#pragma arm section zidata="scs_registers"SCS_t SCS;#pragma arm section참고SCS 레지스터의 내용은 구현에 따라 달라질 수 있습니다. 예를 들어 운영 체제 확장을 구현하지 않는 경우에는 SysTick 레지스터가 없을 수 있습니다.6.3.7 개별 IRQ 구성각 IRQ는 NVIC 레지스터의 일부인 인터럽트 설정 활성화 레지스터에서 개별 활성화 비트를 갖고 있습니다. IRQ를 활성화 또는 비활성화하려면 인터럽트 설정활성화 레지스터의 해당 비트를 각각 1 또는 0으로 설정해야 합니다. 인터럽트 설정 활성화 레지스터에 대한 자세한 내용은 사용 중인 장치의 참조 문서를 참조하십시오.ARM DUI 0203IK Copyright © 2002-2008 ARM Limited. All rights reserved. 6-39Unrestricted AccessNon-Confidential