PDF version - ARM Information Center

프로세서 예외 처리표 6-1 우선순위순 예외 유형 (계속)우선순위(1=높음,6=낮음)예외 유형 예외 모드 설명4 IRQ IRQ 프로세서 외부 인터럽트 요청 핀이 어셜션 (LOW)되고 CPSR의 I 비트가 지워진 경우에 발생합니다.5 프리페치 중단 중단 프로세서에서 잘못된 주소로 인해 가져오지 못한명령어를 실행하려고 할 때 발생합니다 a .6 SVC 관리자 SVC는 사용자 정의 동기 인터럽트 명령어입니다.이 명령어는 사용자 모드에서 실행되는 프로그램이 RTOS 함수와 같이 관리자 모드에서 실행되며권한이 필요한 작업을 요청할 수 있도록 합니다.6 정의되지 않은 명령어Undef프로세서 및 연결된 보조 프로세서 모두에서 현재 실행 중인 명령어를 인식할 수 없는 경우에 발생합니다.a. 잘못된 가상 주소는 현재 실제 메모리의 주소에 해당하지 않거나 메모리 관리 하위 시스템에서 현재 모드의 프로세서가 액세스할 수 없는 것으로 확인된 주소입니다.데이터 중단 예외는 FIQ 예외보다 우선순위가 높으므로 데이터 중단은 실제로FIQ가 처리되기 전에 등록됩니다. 그러나 데이터 중단을 처리할 때도 FIQ는 활성상태로 유지되므로 데이터 중단 처리기가 시작된 후에는 제어권이 FIQ 처리기에즉시 전달됩니다. FIQ가 처리되면 제어권은 데이터 중단 처리기에 반환됩니다.따라서 FIQ가 먼저 처리될 때와 마찬가지로 데이터 전송 오류가 감지될 수 있습니다.6.2.2 벡터 테이블ARMv6 이하, ARMv7-A 및 ARMv7-R 프로필의 벡터 테이블은 관련 처리기에 대한 분기 또는 로드 PC 명령어로 구성됩니다. 필요한 경우에는 벡터 테이블이 최대한 효율적으로 처리되도록 벡터 테이블 끝에 FIQ 처리기를 포함할 수 있습니다 (6-6페이지의 예제 6-1 참조) . 리터럴 풀을 사용하는 경우 나중에 필요하면 해당 주소를 쉽게 수정할 수 있습니다.ARM DUI 0203IK Copyright © 2002-2008 ARM Limited. All rights reserved. 6-5Unrestricted AccessNon-Confidential