Descargar - UTP

que cuenta con una FPGA como componente
principal. Se utiliza un diseño basado en bloques
para facilitar la reutilización de recursos.
Asimismo, una interfaz gráfica ha sido desarrollada
para emular el panel de control y la pantalla
del osciloscopio en un software de licencia
libre. La comunicación entre la tarjeta y el
ordenador es a través del puerto serie [8][9].
Figura 2. Diagrama de bloques del osciloscopio.
4.3.A.2. Adquisición y administración de
los datos del AD
El módulo de adquisición de datos es el encargado
de generar las señales correspondientes
para controlar al conversor analógico-digital.
En este caso, el chip AD9201 (Analog Devices)
que viene incorporado en la tarjeta RVI
posee un conversor A/D tipo pipeline, con una
resolución de 10 bits, y un rango máximo de
20000000 muestras/seg (20MSPS).La adquisición
y administración de los datos del AD,
consta básicamente de 3 partes:
• Adquisición de datos propiamente dicho
(conversor AD).
• Procesamiento de los datos.
• Construcción de tramas.
Todos los datos que son leídos por el ADC, se
van guardando en una memoria interna que ha
sido implementada dentro de la FPGA. Una vez
que esta memoria se llena, se procede a hacer
la lectura de todos los datos que han sido
guardados y se van enviando uno a uno por el
puerto serial. Se dice que la memoria está llena
cuando el índice de dirección ha alcanzado
la última posición de la memoria. El tamaño
de la memoria define el tamaño de la trama.
Se estableció el tamaño de una trama completa
en 515Bytes, entonces la memoria debe
ser capaz de almacenar toda esta información,
para lo cual se diseñó una memoria de doble
puerto de 256 Bytes con un ancho de 16 bits
por cada dirección. Se deben cumplir ciertas
condiciones:
• El programa desarrollado en Free Pascal
debe reconocer que los 2 primeros Bytes recibidos
coincidan con los valores de la cabecera,
esto quiere decir que: Buffer[1]=’@’ y
Buffer[2]=’#’
• El último valor recibido sea el código de salto
de línea, es decir que: Buffer[515]=$OA
CIENCIA, CULTURA Y TECNOLOGÍA - UNIVERSIDAD TECNOLÓGICA DEL PERÚ
De cumplirse con estas condiciones, el programa
reconoce los datos como una trama que ha
sido enviada satisfactoriamente, y los va graficando
en la pantalla. En caso de no cumplirse
estas restricciones, el programa descarta la
trama, limpia el buffer y espera el siguiente
paquete. Este bucle se repetirá hasta que la
FPGA deje de enviar datos, que será única y
exclusivamente cuando se desconecte la fuente
de poder.
4.3.B. Trazador de Curvas de Semiconductores
(TCS)
4.3.B.1. Descripción.
Este sistema emula un instrumento, que puede
graficar las características de corriente y
tensión de un dispositivo semiconductor y el
extracto de algunos de los parámetros cuantitativos
de los mismos.
En la FPGA se ha implementado un sistema
que pueda generar distintos niveles de tensión,
donde esos niveles son proporcionados
por el software de la PC. Estos son usados para
estimular el objeto a estudiar. Los valores actuales
se registran los valores antes de enviarlos
para trazar y mostrar en la interfaz gráfica
de usuario. La implementación de un filtro de
paso bajo digitales (LPF), se utiliza sobre las
técnicas de muestreo dentro de la FPGA, esto
es para reducir el efecto del ruido. En el diagrama
de bloques de la Figura 2, los rectángulos
azules representan los bloques que se
han implementado en la FPGA de la tarjeta de
Instrumentación Virtual Reconfigurable (RVI),
el rectángulo naranja representa un hardware
externo, que ha sido diseñado para la captura
de datos del dispositivo a estudiar; el rectángulo
rojo representa el software de PC, en donde
está realizado los procedimientos, funciones
y la interfaz del instrumento virtual.
4.3.B.2. Código de descripción del hardware
Sintetizable para el TCS
El diseño realizado para el trazador de curvas,
se basa en una estructura de bloques (IP Cores),
independientes similar a los SoC (System
on Chip), no se ha implementado un microprocesador
como maestro del sistema, en su
lugar una máquina de estado compleja administra
un Bus, esto con la finalidad de ahorrar
recursos en la FPGA. Esta máquina de estado
compleja que hace las veces de controlador del
sistema se encuentra dentro de una disposición
a la que se le denomina SBA (Simple Bus
Architecture) o Arquitectura Simple de Bus.
Para obtener las curvas un transistor, se debe
generar un barrido de tensión (Vc) en forma
de diente de sierra al transistor en prueba, y
al mismo tiempo que se fija una tension en la
43