Facoltà di Ingegneria Tesi di laurea ANALISI DELLE TECNOLOGIE ...

memoria fisicamente presenti sulla macchina, questa soluzione è fattibile attraverso l’uso di
tabelle VA-->PA (le page table), e una struttura implementata nell’hardware del processore,
detta page table walker (o semplicemente page walker), effettua la traduzione degli indirizzi;
le page tables si trovano in un circuito presente nelle CPU moderne che è la MMU (Memory
Management Unit).
Il processore x86 divide lo spazio d’indirizzamento (la memoria fisica) in pagine da 4KB
ciascuna; il meccanismo di paging consente al software di accedere alla memoria usando
indirizzi logici che poi sono tradotti in indirizzi fisici (RAM + hard disk) in maniera
trasparente alle applicazioni: in questo modo ogni processo può avere fino a 4GB di memoria
logica a disposizione (se consideriamo un sistema a 32 bit, 2 32 = 4GB).
Poiché ogni pagina è di 4KB, per avere 4GB di memoria c’è bisogno di 1M (1024x1024) di
pagine da 4 KB e a questo scopo viene utilizzata una struttura a due livelli: il primo livello è
la Page Directory (PD), tabella di 1024 elementi, ognuno dei quali punta ad una Page Table
(PT), che costituisce il secondo livello, che a sua volta contiene 1024 elementi che puntano
alle pagine fisiche della memoria. In definitiva avremo 1 PD e 1024 PT: ogni elemento della
PD, detto PDE è di 4KB e punta alla PT, e ogni elemento della PT, detto PTE, è anch’esso di
4KB e punta all’indirizzo fisico della memoria.
Figura 1.2: meccanismo di paging
11