Facoltà di Ingegneria Tesi di laurea ANALISI DELLE TECNOLOGIE ...

Figura 3.10: nested walk
Per esempio, un cammino in una gPT a quattro livelli può invocare il nested page walker
cinque volte, una volta per ogni indirizzo fisico guest incontrato e una volta per la traduzione
finale.
Ogni nested page walk può richiedere fino a quattro accessi in memoria per effettuare la
traduzione e un accesso in più per leggere il dato stesso; in questo caso il costo di una TLB
miss può passare da quattro accessi in memoria (nel non-nested paging) a 24 (4 livelli guest x
5 accessi alla nPT + 4 accessi alla nPT per la traduzione finale).
La performance dell’address translation, dunque, è ridotta quando c’è un aumento del costo
delle TLB miss. Tuttavia, questo costo diminuisce se devono essere percorse meno pagine:
l’utilizzo di pagine di dimensioni grandi riduce i livelli da percorrere per l’address translation.
Per migliorare le prestazioni del Nested Paging, l’hypervisor può scegliere di popolare la nPT
con pagine più grandi: le dimensioni della nested page table possono essere diverse per ogni
pagina di ogni guest e possono essere cambiate durante l’esecuzione; i processori AMD
supportano dimensioni di pagina di 4KB, 2MB e 1GB. Un beneficio indiretto delle pagine
grandi è l’efficienza della TLB: infatti, ogni TLB entry copre un’estensione maggiore della
address translation, e ciò aumenta in maniera efficace la capacità della TLB e riduce la
frequenza del page walk [21].
62