Facoltà di Ingegneria Tesi di laurea ANALISI DELLE TECNOLOGIE ...

3.2.2 AMD-V Tagged TLB
Nei sistemi multitasking, in generale, viene impiegata una stessa TLB per la maggior parte dei
processi: ciò obbliga il sistema operativo a resettare (flush) la TLB ogni volta che si cambia il
contesto. Quando il nuovo processo è in esecuzione, la TLB si riempie delle sue page table
entries, fino al successivo cambio di contesto, in cui la TLB viene cancellata. Questo costante
reset e riempimento della TLB è molto negativo per le performance, perché è costoso in
termini di tempo. Per attenuare l’impatto del context switch, ogni TLB entry ha un task ID
field, un campo di identificazione che permette al sistema di mantenere l’informazione di tutti
i processi nella TLB nel cambio di contesto.
Per i sistemi operativi guest in esecuzione su una macchina virtuale, la situazione è analoga.
Infatti, ogni guest è inconsapevole della presenza di altri guest, e assegna i task ID ai suoi
processi; così, però, diverse VM possono avere processi con lo stesso ID, e si possono creare
errori di indirizzamento nella TLB. La soluzione al problema, senza l’utilizzo di AMD-V,
prevede il TLB flush ogni volta che l’hypervisor passa da una macchina virtuale ad un’altra:
ciò costringe i processi in esecuzione sull’altra VM a riempire la TLB con le loro page table
entries ad ogni world switch. Quest’approccio ha un significativo impatto negativo sulle
performance del sistema virtuale, perché molte volte si azzera la TLB anche quando non c’è
la reale necessità.
Per questo la tecnologia AMD-V utilizza, a partire dal processore Opteron Rev-F, una tecnica
chiamata Tagged TLB, che prevede l’aggiunta alla TLB di un identificativo specifico per ogni
macchina virtuale, detto Address Space Identifier (ASID). L’hypervisor assegna un valore
dell’ASID univoco a ogni guest che deve funzionare sul processore; durante il controllo della
TLB, il valore dell’ASID del guest attualmente in esecuzione viene confrontato con l’ASID
nella TLB entry. Così le TLB entries che appartengono a diversi guest possono coesistere
senza provocare address traslations sbagliate, e persistono durante i world switch, eliminando
la necessità di ricorrere al TLB flush [11].
3.2.3 AMD-V Nested Paging
Per evitare i software overhead presenti nella tecnica dello shadow paging, i processori
AMD64 Quad-Core aggiungono il Nested Paging all’hardware del page walker; questo nuovo
metodo di virtualizzazione della gestione della memoria utilizza una tabella aggiuntiva, detta
59