Facoltà di Ingegneria Tesi di laurea ANALISI DELLE TECNOLOGIE ...

More documents

Recommendations

Info

Figura 3.10: nested walk Per esempio, un cammino in una gPT a quattro livelli può invocare il nested page walker cinque volte, una volta per ogni indirizzo fisico guest incontrato e una volta per la traduzione finale. Ogni nested page walk può richiedere fino a quattro accessi in memoria per effettuare la traduzione e un accesso in più per leggere il dato stesso; in questo caso il costo di una TLB miss può passare da quattro accessi in memoria (nel non-nested paging) a 24 (4 livelli guest x 5 accessi alla nPT + 4 accessi alla nPT per la traduzione finale). La performance dell’address translation, dunque, è ridotta quando c’è un aumento del costo delle TLB miss. Tuttavia, questo costo diminuisce se devono essere percorse meno pagine: l’utilizzo di pagine di dimensioni grandi riduce i livelli da percorrere per l’address translation. Per migliorare le prestazioni del Nested Paging, l’hypervisor può scegliere di popolare la nPT con pagine più grandi: le dimensioni della nested page table possono essere diverse per ogni pagina di ogni guest e possono essere cambiate durante l’esecuzione; i processori AMD supportano dimensioni di pagina di 4KB, 2MB e 1GB. Un beneficio indiretto delle pagine grandi è l’efficienza della TLB: infatti, ogni TLB entry copre un’estensione maggiore della address translation, e ciò aumenta in maniera efficace la capacità della TLB e riduce la frequenza del page walk [21]. 62
3.2.4 AMD-V Extended Migration Technology La migrazione di una macchina virtuale è la capacità di trasferire una VM da un server fisico ad un altro, sotto il controllo di un hypervisor; in particolare, nella live migration il trasferimento avviene quasi istantaneamente senza fermare l’esecuzione della macchina virtuale, permettendo il mantenimento dell’hardware senza tempi di inattività. Figura 3.11: AMD extended migration Ovviamente, quando l’hardware prima e dopo la migrazione è uguale, il software guest si comporta esattamente nello stesso modo prima e dopo la migrazione; i problemi sorgono quando il guest viene eseguito su un hardware diverso dopo la migrazione. Infatti, come già spiegato nel paragrafo riguardante l’Intel VT FlexMigration, il software può utilizzare l’istruzione CPUID per determinare le caratteristiche del processore. Dopo una live migration, il software guest non sa che è in esecuzione su un altro server con un processore dalle caratteristiche diverse da quello precedente, e ciò può provocare problemi: per esempio, un’applicazione guest può eseguire all’avvio CPUID per determinare se il processore supporti una particolare istruzione, poi migra su un altro server e, di conseguenza, si ha un errore se tenta di usare istruzioni che il processore attuale non supporta. Per risolvere il problema e garantire la compatibilità tra processori dalle caratteristiche diverse, AMD-V ha introdotto la tecnologia Extended Migration: questa, similmente alla FlexMigration, fa’ in modo di presentare al software guest solo quelle funzioni che sono supportate da tutti i processori del pool di risorse (si stabilisce un minimo comun denominatore delle varie funzioni). A questo scopo, i processori AMD, a partire dalla famiglia Single-Core Opteron, sono dotati di alcuni registri detti CPUID Override Model 63
Page 1:
Università degli Studi di Napoli
Page 4 and 5:
Indice Introduzione ...............
Page 7 and 8:
Introduzione La virtualizzazione è
Page 9 and 10:
concorrenzialmente sullo stesso hos
Page 11 and 12: memoria fisicamente presenti sulla
Page 13 and 14: memoria virtuale. L’indirizzo dov
Page 15 and 16: Figura 1.6: esempio di kernel Quand
Page 17 and 18: tempo stesso, la possibilità di ac
Page 19 and 20: 9) Rendere più agevole l’aggiorn
Page 21 and 22: Figura 2.1: IBM System/360 Figura 2
Page 23 and 24: Si passò così dall’architettura
Page 25 and 26: una macchina virtuale causa un erro
Page 27 and 28: 2.2 Architettura x86 Il termine x86
Page 29 and 30: codice “00”, mentre quelle meno
Page 31 and 32: applicazioni “user mode” sono e
Page 33 and 34: Si nota che l’istruzione jge è c
Page 35 and 36: operativo guest: le page tables rea
Page 37 and 38: traduzione viene fatta nel source c
Page 39 and 40: Adverse impact on guest system call
Page 41 and 42: Capitolo 3 Hardware-assisted Virtua
Page 43 and 44: virtuale), e ciò elimina il bisogn
Page 45 and 46: Address-space compression. Ogni pas
Page 47 and 48: Nel caso in cui l’hypervisor dete
Page 49 and 50: 3.1.3 Intel VT FlexMigration Uno de
Page 51 and 52: 3.1.4 Intel VT Extended Page Tables
Page 53 and 54: La traduzione di un indirizzo da vi
Page 55 and 56: dispositivi assegnati: l’I/O traf
Page 57 and 58: Alla base di AMD-V c’è l’istru
Page 59 and 60: 3.2.2 AMD-V Tagged TLB Nei sistemi
Page 61: host al primo livello della gPT. Ne
Page 65 and 66: Figura 3.13: AMD-Vi Tre specifiche
Page 67 and 68: Capitolo 4 Analisi delle prestazion
Page 69 and 70: l’hardware VMM. L’overhead deri
Page 71 and 72: sollecita la creazione e la distruz
Page 73 and 74: 4.1.2 Conclusioni sull’analisi di
Page 75 and 76: mentre i microbenchmarks MMU-intens
Page 77 and 78: Il benchmark “SQL Server Database
Page 79 and 80: Kernel Microbenchmarks, Apache Com
Page 81 and 82: Figura 4.11: 32 bit Apache Compile
Page 83 and 84: Il test “Order-Entry” è un ben
Page 85 and 86: Conclusioni Il mercato della virtua
Page 87 and 88: virtuale avrà performance alla par
Page 89: [18] De Gelas J. (2006) “Hardware
show all

Facoltà di Ingegneria Tesi di laurea ANALISI DELLE TECNOLOGIE ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?