Facoltà di Ingegneria Tesi di laurea ANALISI DELLE TECNOLOGIE ...

3.1.4 Intel VT Extended Page Tables (EPT)
In precedenza, abbiamo visto che la virtualizzazione via software del meccanismo di
indirizzamento della memoria (shadow page tables) è la maggiore fonte di overhead, con un
forte impatto negativo sulle prestazioni della macchina virtuale.
La prima soluzione introdotta da Intel per risolvere il problema è stata la Virtual TLB
(VTLB), composta dalla TLB del processore più una Active Page Table: l’hypervisor
inizializza una VTLB vuota e inizia l’esecuzione del guest; quando quest’ultimo accede alla
memoria, si verifica un’eccezione di page fault (#PF) che provoca l’intervento
dell’hypervisor, che provvede a copiare la traduzione richiesta (VTLB refill) e riprende
l’esecuzione del guest.
L’algoritmo della VTLB programma le VM exits ad ogni tentativo di scrittura nel registro
CR3, ad ogni eccezione #PF e ogni volta che si incontra una pagina non valida.
Con le Virtual TLB si riducono i world switch, tuttavia i miglioramenti nelle prestazioni non
sono significativi, perché l’intervento dell’hypervisor viene comunque richiesto in molti casi,
cosa che non consente prestazioni efficienti per workloads memory-intensive [29].
Per questo, intorno al 2008, Intel ha migliorato la tecnologia di VT con un metodo di gestione
della memoria più efficiente: Extended Page Tables.
Si tratta di un meccanismo del processore per “mappare” i riferimenti tra memoria del guest e
memoria fisica, e permette al software guest di avere il controllo sul paging del processore,
riducendo, in questo modo, la frequenza delle VM exits verso l’hypervisor.
Figura 3.6: utilizzo di EPT
Il software guest ha pieno controllo sulle sue page tables (le guest page tables) e sugli eventi
ad esse connesse (può controllare i registri CR3,CR0, i bit di paging di CR4, può gestire le
page fault), mentre l’hypervisor controlla le Extended Page Tables; il processore utilizza le
51