32215248 - Schleicher Electronic

Dazu eine Anmerkung vom SIEMENS Schnittstellencenter in Fürth:
THEMA: DP /CPU315-2 / S7-300
DATUM: 27.02.1996
PROBLEMBESCHREIBUNG:
Freie Adressierung von Peripherie bei der CPU 315-2 DP
ANTWORT:
Freie Adressierung bedeutet, dass Sie jeder Peripheriebaugruppe eine Adresse Ihrer Wahl zuordnen
können. Dies geschieht mit dem Werkzeug STEP 7 Hardwarekonfiguration ab Version 2 (WIN 95).
Das Werkzeug erzeugt dabei einen Systemdatenbaustein, der im Ladespeicher der CPU abgelegt
wird. Bei der Konfiguration ist darauf zu achten, dass nur die Ein-/Ausgänge, die im Bereich von
Peripheriebyte 0 - 127 liegen, über die Befehle, die auf das Prozessabbild zugreifen, angesprochen
werden können. Alle anderen Peripheriebytes können nur über die Befehle Lade Peripherie (byte,
wort, doppelwort) oder transferiere Peripherie (byte, wort, doppelwort) angesprochen werden (Max.
512 Byte Eingänge und 512 Byte Ausgänge). Dadurch ergibt sich, dass man mit diesen Befehlen eine
maximale Datenkonsistenz von 4 Byte (Doppelwort) erreichen kann. Um aber auch Slaves
anzusprechen, die eine höhere Datenkonsistenz haben, hat man spezielle Systemfunktionen (SFC
14/15) geschaffen, die eine maximale Datenkonsistenz von 32 Byte gewährleisten. Die so
eingelesenen Eingänge können dann nur als Block mit 32 Byte in den z.B. Merkerbereich kopiert
werden und müssen dann als U M x.y angesprochen werden. Siehe auch STEP 7 Referenzhandbuch
"System- und Standardfunktionen" Kapitel 15.
Vom logischen Peripheriebereich kann man max. 512 Byte Eingänge und 512 Byte Ausgänge
verwenden. Die Daten der zentralen Peripheriebaugruppen liegen nicht im DP-RAM, sondern auf den
jeweiligen Baugruppen. Diese Daten belegen allerdings Adressen im DP-RAM und daher können
diese Adressen nicht mehr für dezentrale Peripherie genutzt werden. Die Daten der dezentralen
Peripherie liegen im DP-RAM unter den dazugehörigen Adressen. Diese Adressen können dann nicht
mehr für zentralen Aufbau genutzt werden.
Liest die CPU dezentrale Eingänge, so liest sie den DP-RAM. Schreibt die CPU dezentrale Ausgänge,
so beschreibt sie den DP-RAM. Das Lesen/Schreiben von dezentraler Peripherie ist schneller als das
Lesen/Schreiben von zentraler Peripherie, weil es schneller ist, einen internen RAM als einen
externen RAM zu lesen/schreiben. Das Lesen und Schreiben von und zur dezentralen Peripherie wird
von einem ASIC abgewickelt. Wenn der ASIC die dezentralen Daten liest/schreibt, so muss die CPU
warten, bis dieser fertig ist. Da diese Tatsache zur Folge hat, dass der CPU Zyklus um bis zu 10%
verlangsamt wird (in Abhängigkeit von der DP-BUS Baudrate), hat man, um die
Geschwindigkeitsverluste auszugleichen, die Taktfrequenz der CPU erhöht.
Aufgrund der Problematik Datenkonsistenz wurde in der GSD Datei ab
Version 2.0 die Eigenschaft der Analog- und Diagnoseadressen auf
"Konsistenz Wort" geändert. Damit legt STEP7 diesen Adressraum auf
Peripherie ab PW256.
Inbetriebnahmehinweise Feldbussysteme Version 10/06 39