19.06.2014 Aufrufe

messtechnik & emv - EuE24.net

messtechnik & emv - EuE24.net

messtechnik & emv - EuE24.net

MEHR ANZEIGEN
WENIGER ANZEIGEN

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.

ELEKTRONIKFERTIGUNG<br />

Abbildung 2: TOP-Beschriftung<br />

im PCB-Design<br />

▶ Leiterbahnbreite (beeinflusst die Impedanz ganz allgemein)<br />

▶ Signal-Laufzeit auf dem jeweiligen LVDS-Paar<br />

▶ Maximale ungekoppelte Länge des Paares<br />

▶ Mindestens dreifacher Innenabstand zum nächsten LVDS-<br />

Kanal<br />

▶ Phasentoleranz (ergibt maximale Längendifferenz zueinander)<br />

▶ Keine Durchkontaktierungen und Breitenänderungen, um<br />

Impedanzsprünge zu vermeiden<br />

Alle diese Regeln einzuhalten, ist sehr schwer. Kompromisse<br />

sind unvermeidbar und brauchen Erfahrung. Für Takfrequenzen<br />

von 30 MHz und mehr können Sie folgende Faustregeln<br />

verwenden:<br />

▶ Legen Sie das Layout für Frequenzen von 150 MHz aus,<br />

▶ beachten Sie bei Flankensteilheiten von 1 ns bereits High-<br />

Speed-Regeln und<br />

▶ planen Sie breitbandig entkoppelte Stromversorgungslagen<br />

ein.<br />

Fehler 6: Nicht angepasste Kupferstärke von<br />

Leiterbahn und Vias an den Maximalstrom und<br />

von Leiterbahnabständen (Clearance) an die<br />

Maximalspannung<br />

Den Abstand zwischen zwei Leiterbahnen können Sie nicht<br />

unendlich klein wählen. Ausschlaggebend hierfür sind zum<br />

einen das Übersprechen und zum anderen die Spannungsfestigkeit<br />

über die Luftstrecke.<br />

In der VDE 0110b werden Isolationsgruppen festgelegt,<br />

nach der ein Gerät oder Leiterplatte eingestuft werden kann.<br />

Die Gruppen sind in Ao, A, B, C und D unterteilt, wobei D die<br />

Gruppe mit den härtesten Anforderungen und C die Gruppe<br />

für industrielle Anwendungen darstellt. Um evtl. eine Gruppe<br />

höher zu kommen als durch die Abstände möglich ist, ist die<br />

Leiterplatte nach dem Test mit Isolationslack einzusprühen.<br />

Für die in Abbildung 3 aufgeführten Scheitelspannungen werden<br />

die Abstände in Bezug auf die Leiterbahnbreite festgelegt.<br />

Die Leiterbahndicke ist jedenfalls elementar für die Strombelastbarkeit.<br />

Dabei spielen die Strombelastung, die Bahnbreite,<br />

Bahnhöhe und erlaubte Temperaturerhöhung eine wesentliche<br />

Rolle (siehe Abbildung 4).<br />

Fehler 7: Keine Traces zur Masseanbindung –<br />

immer Flächen verwenden<br />

Masseflächen sollten Sie immer großzügig mit Vias und<br />

immer auf dem kürzesten Weg anbinden. Idealerweise verfahren<br />

Sie mit Versorgungsnetzen ebenso. Dafür beachten Sie die<br />

folgenden Tipps:<br />

▶ Große Massefläche zur Schirmung, am besten eine ganze<br />

Platinenlage.<br />

▶ Zugriff auf die Masse soll so kurz und direkt wie möglich<br />

gestaltet werden.<br />

2 8 6 E & E - K o m p e n d i u m 2 0 13

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!