Sistemas digitales - Universidad de Concepción

Capítulo 7: Diseño de circuitos combinacionales 47
Las funciones implementadas son:
f 1 (a,b,c,d) = cd ′ + ac + a ′ b ′ d ′
f 2 (a,b,c,d) = ac ′ + bc + a ′ cd + b ′ c ′ d ′
f 3 (a,b,c,d) = bc ′ + cd + ac + a ′ c ′ d ′
b) La figura 7.13 muestra una posible solución que utiliza 17 literales
y 3 compuertas NAND de 4 entradas, 2 compuertas NAND de 3
entradas, y 5 compuertas NAND de 2 entradas.
Figura 7.13: Solución al ejercicio 7.11 usando compuertas NAND
c) La figura 7.14 muestra una posible solución que usa sólo 6 compuertas
NAND de 3 entradas, 8 compuertas NAND de 2 entradas,
y 4 compuertas NOT. Por ello, puede implementarse utilizando 5
chips a un costo total de $1250.
7.12 Sean las siguientes funciones de 6 variables:
G =AC ′ E + AC ′ F + AD ′ E + AD ′ F + BCDE ′ F ′
H =A ′ BCD + ACE + ACF + BCE + BCF
a) Diseñe un circuito combinacional de dos niveles para estas 2 funciones,
sin considerar términos compartidos. Indique el número y
tipo de todas las compuertas utilizadas. Suponga que Ud. no dispone
del complemento de las variables de entrada.
b) Diseñe ahora un circuito combinacional minimizando el número
total de compuertas usadas. Ud. sólo tiene disponibles compuertas
NAND de 2 y 3 entradas. Suponga que Ud. no dispone del complemento
de las variables de entrada.
Solución
a) La figura 7.15 muestra una posible solución que usa 2 compuertas
OR de 5 entradas, 5 compuertas NOT, 8 compuertas AND de 3 entradas,
1 compuerta AND de 4 entradas y 1 compuerta AND de 5
entradas. El circuito tiene, entonces, 17 compuertas.