Komunikasi Data dan Interface

Ketika semua bits telah dikirimkan dari register geser ke jalurpengirim TxD,
maka paket berikutnya akan dilakukan dan proses yang sama atau berulang.
Gambar 4.6. Ilustrasi pengiriman data pada UART.
Pada komunikasi rangkap penuh, perangkat lunak (software) hanya diperlukan
untuk menguji nilai dari bendera cadangan kosong pengirim/Transmitter Buffer
Empty (TBE), untuk memutuskan apakah perlu untuk menulis sebuah byte
pada UART.
Pada komunikasi separuh rangkap, modem harus bertukar antara kondisi
pengirim dan penerima. Oleh karenanya, perangkat lunak harus menguji
kondisi cadangan data pengirim dan register geser/shift registerpengirimapakah
masih tersisa data didalamnya.
‣ Proses Penerima Data Melalui UART
Penerima UART secara berkesinambungan memonitor jalur serial yang
menunggu masuk untuk start bit. Ketika start bit diterima, jalur penerima akan
memonitor pada tingkat Baud yang dipilih dan bits selanjutnya ditempatkan
pada register geser/shift register penerima. Hal ini akan terjadi sesuai
148