12.03.2016 Views

Komunikasi Data dan Interface

Sarana Pendidikan Teknologi Aceh 2016-2020

Sarana Pendidikan Teknologi Aceh 2016-2020

SHOW MORE
SHOW LESS

Create successful ePaper yourself

Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.

Tabel 4.2. Deteksi Kesalahan<br />

Kesalahan<br />

Receiver Overrun<br />

Parity Error<br />

Framing Error<br />

Break Error<br />

Keterangan<br />

Bytes menerima lebih cepat dari kemampu<br />

an menerima.saat kondisi normalnya.<br />

Ketidaksesuaian Parity bit<br />

Terjadi jika bits yang dideteksi tidak cocok<br />

denganframe (kerangka) yang digunakan..<br />

Terjadi manakala start bit terdeteksi lebih dari<br />

sebuah sel bit secara terus menerus, yang<br />

mengindikasikan terjadinya kerusakan jalur<br />

komunikasi<br />

‣ Waktu Penerima<br />

Penting untuk mempunyai sinyal clock terpisah untuk operasi internal UART<br />

<strong>dan</strong> untuk mengontrol pergantian operasi pada bagian pengirim <strong>dan</strong> penerima.<br />

Frekuensi dari sinyal master dirancang agar beberapa kali lebih tinggi dari<br />

tingkat baud. Rasio antara clock serial master terhadap tingkat baud disebut<br />

faktor penentuan waktu/clocking factor (umumnya 16),<br />

Daripada melakukan pengambilan contoh/sampling pada lintasan masukan dari<br />

tingkat frekuensi baud, awal perbaikan detektor bit mengambil contoh dari<br />

lintasan masukan pada tingkat dari clock master. Hal ini akan meminimalkan<br />

kemungkinan a<strong>dan</strong>yakesalahan karena terabaikanya pengambilan contoh<br />

sebuah aliran dari serial bits <strong>dan</strong> mengambil contoh bit yang salah.<br />

Berikut merupakan a<strong>dan</strong>ya perbedaan waktu pengiriman <strong>dan</strong> penerimaan pada<br />

komunikasi data melalui UART:<br />

150

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!