Sistema multicanal para aquisiç˜ao de dados em um ... - CBPFIndex

que as amostras na FIFO anterior sejam transferidas, assim como o restante das amostras
que compõem a forma de onda.
O disparo da aquisição de dados, a partir do componente WRITE CMP, pode ocorrer
em dois modos: i) um sinal de disparo externo – “Ext Trigger”, ii) um sinal de disparo
interno, gerado pelo componente DIGITAL TRIGGER. O primeiro deve ser uma transi-
ção de subida no padrão TTL ou LVTTL. A transição é condicionada pelo componente
TRIGGER COND, garantindo que o componente WRITE CMP seja disparado uma única
vez por transição, independente da duração do sinal (em nível alto) na entrada “Ext Trig-
ger”. No segundo modo, o WRITE CMP é disparado pelo sinal gerado por um circuito
comparador digital, onde o sinal testado é a própria palavra convertida pelo ADC. O
FPGA possui registradores que permitem a configuração do valor de threshold para o cir-
cuito comparador, e também para selecionar qual dos dois modos irá disparar a aquisição
de dados. Ambos os sinais de disparo mencionados podem ter a frequência medida pelo
componente FREQ METER. Este componente baseia-se em um contador cujo período
de integração é controlado por um circuito de base de tempo, configurável através de um
registrador.
A transferência de dados é executada pelo grupo “Data Builder”, que possui com-
ponentes para escrever ou copiar os dados na interface USB, a cada trigger. HEADER
WRITER escreve 2 Bytes de cabeçalho para identificação do bloco de dados. BENCH
WRITER escreve um valor identificador do evento de 4 Bytes, e incrementa esse valor
a cada execução. TDC COPIER copia 16 Bytes dos dados lidos pelo componente TDC
INTERFACE relativos aos 8 canais de conversão do TDC. Finalmente, ADC COPIER
copia os dados da POST FIFO, os quais são 256 Bytes para cada canal analógico.
O acesso desses componentes à interface USB é controlado por um árbitro, identi-
ficado por MASTER ARBITER para a arquitetura Master e SLAVE ARBITER para
a arquitetura Slave. O MASTER ARBITER comunica-se com os 3 componentes MAS-
TER SLAVE dos módulos Slave, gerenciando-os através de sinais para ativar/desativar
a escrita no barramento de comunicação por cada um deles (sinais “Enable”), e sinais de
resposta (“Done”) para detectar quando os Slaves terminaram o envio dos dados. O com-
portamento sequencial dos componentes do Data Builder garante a ordem do fluxo dos
dados enviados, permitindo ao programa reconhecer e identificar exatamente a informação
no bloco de dados. Os componentes que compõem o Data Builder podem ser habilita-
dos/desabilitados através de registradores de configuração, disponíveis no componente
REGISTERS, que será detalhado na subseção 3.4.2.
43