Komponente digitalnih sistema

Komponente digitalnih sistema
(a) (b) (c)
Sl. 1‐9. Dekoder 1‐u‐2: (a) grafički simbol; (b) tabela istinitosti; (c) logička mreža.
Dekoder 2‐u‐4 je predstavljen na Sl. 1‐10. Uočimo da dekoder 2‐u‐4 ima dva ulaza za podatak, w1 i
w0, ulaz za dozvolu rada, E, i četiri izlaza, y0, ..., y3. Kao što je već objašnjeno, funkcija ovog kola je da
dekodira binarni broj postavljen na ulazima w1 i w0 i postavi 1 na izlaz čiji je indeks jednak tom broju.
Ponašanje dekodera 2‐u‐4 definisano je sledećim sistemom logičkih jednačina:
∙ ∙
∙ ∙
∙ ∙
∙ ∙
(a) (b) (c)
Sl. 1‐10. Dekoder 2‐u‐4: (a) grafički simbol; (b) tabela istinitosti; (c) logička mreža.
U opštem slučaju, dekoder n‐u‐2 n može se konstruisati na osnovu sistema logičkih jednačina:
gde je mi i‐ti minterm n ulaznih promenljivih wn‐1, ...., w0.
yi = E∙mi, i = 0, ..., 2 n , (1.1)
Na izlazu dekodera, pod uslovom da je njegov rad dozvoljen, postoji samo jedna jedinica. Za izlaz na
kome je prisutna jedinica kažemo da je aktivan. Ovo važi za dekodere sa aktivnim visokim naponskim
nivoom na izlazu. Međutim, u upotrebi su i dekoderska kola sa aktivnim niskim naponskim nivoom na
izlazu. Kod takvih dekodera, nula je prisutna na jednom izlazu, koji je izabran binarnom kombinacijom
na ulazu, dok su na svim ostalim izlazima prisutne jedince. Grafički simbol dekodera 2‐u‐4 sa aktivnim
niskim naponskim nivoom na izlazu prikazan je na Sl. 1‐11(a). Uočimo da je aktivan nizak naponski
nivo naznačen kružićima na izlaznim priključcima dekodera. Tabela istinitosti ovog dekodera je
prikazana na Sl. 1‐11(b), a logička mreža na Sl. 1‐11(c). Uočimo da je logička mreža, po strukturi,
identična onoj sa Sl. 1‐11(c), s tom razlikom što se sada umesto AND koriste NAND kola.
Sl. 1‐11. Dekoder 2‐u‐4 sa aktivnim niskim naponskim nivoom na izlazu.
12