Komponente digitalnih sistema

Komponente digitalnih sistema
(a) (b)
Sl. 1‐19 Multiplekser 2xm‐u‐m: (a) grafički simbol; (b) struktura.
1.2.1 Alternativne realizacije multipleksera
Dekoder i logička kola. Multiplekser 8‐u‐1 se može realizovati i na način koji je prikazan na Sl. 1‐20.
Za dekodovanje selekcionih signal koristi se dekoder 3‐u‐8. Iako ovo rešenje izgleda jednostavno,
ono, međutim, nije lako proširljivo. Drugim rečima, broj i veličina logičkih kola u dekoderu, kao i
veličina izlaznih OR kola raste sa povećanjem broja ulaza u multiplekser. S obzirom da se logička kola
sa velikim brojem ulaza realizuju kao stabla logičkih kola sa manjim brojem ulaza, složenost i
kašnjenje se značajno povećavaju. Iz tog razloga, rešenje sa Sl. 1‐20 se koriste samo za male vrednosti
n, dok se multiplekseri za veće n konstruišu ranije opisanom metodom, tj. korišćenjem više nivoa
multipleksera 2‐u‐1 ili 4‐u‐1.
(a)
Sl. 1‐20 Alternativno rešenje multipleksera 8‐u‐1: (a) tabela istinitosti; (b) realizacija na bazi dekodera.
Magistrala. U prethodnom odeljku opisana je konstrukcija multipleksera pomoću logičkih kola. Iako
je takav tip multipleksera u širokoj primeni, upotreba multipleksera sa velikim brojem ulaza može
predstavljati problem onda kad veliki broj veza mora biti doveden do jednog mesta u sistemu, tamo
gde je postavljen multiplekser. Na sreću, za ovaj problem postoji jedno elegantno rešenje, koje se
18
(b)