Komponente digitalnih sistema

Komponente digitalnih sistema
se prelazi dešavaju u trenutku delovanja ivice taktnog signala, svako stanje se može tretirati kao
vremenski interval između dve rastuće ivice taktnog signala.
Tip flip-flopa Dijagram stanja
SR
JK
D
T
Sl. 2‐11. Dijagrami stanja različitih tipova flip‐flopova.
Iz tabele sa Sl. 2‐11 vidimo da dijagrami stanja svih flip‐flopova imaju isti broj stanja i isti broj prelaza.
Flip‐flop je u stanju set kada je Q=1, odnosno, u stanju reset kada je Q=0. Uz to, svaki flip‐flop može
da pređe iz jednog u drugo stanje ili da ostane u istom stanju. Jedina razlika između četiri tipa flip‐
flopova je u vrednostima ulaznih signala koji iniciraju prelaze. Dijagrami stanja se često koriste za
vizuelni prikaz rada flip‐flopova, kao i drugih, mnogo složenijih sekvencijalnih kola.
(a) (b) (c) (d)
Sl. 2‐12. flip‐flopova sa asinhronim ulazima: (a) SR flip‐flop; (b) JK flip‐flop; (c) D flip‐flop; (d) T flip‐flop.
Svaki flip‐flop je obično dostupan u dve varijante: sa ili bez ulaza za direktno (tj. asinhrono)
postavljanje, koji se koriste za setovanje (ulaz SET) i resetovanje (ulaz CLR) flip‐flopa nezavisno od
takta i ostalih ulaza. Ovi ulazi se koriste za postavljanje flip‐flopa u poznato početno (tj. inicijalno)
stanje. Na primer, stanje u koje će se flip‐flop spontano postaviti nakon što je uključeno napajanje ne
može se predvideti. Zato je neophodno da se pre početka normalnog, sinhronog rada, flip‐flop
postavi u odgovarajuće početno stanje posredstvom asinhronih ulaza. Ulazi SET i CLR se zovu
asinhroni zato što ne zavise od taktnog signala i zbog toga imaju prioritet nad svim ostalim sinhronim
ulazima. Drugim rečima, dok je asinhroni ulaz aktivan, vrednosti ostalih ulaza flip‐flopa se ignorišu.
Dejstvo asinhronog ulaza počinje onog trenutka kada se na ulaz dovede aktivan naponski nivo (0 ili 1),
44