Komponente digitalnih sistema

Komponente digitalnih sistema
Svrha izlazne logike je generisanje signala Full i Empty. Red čekanja je prazan (Empty=1) ako je stanje
brojača 111, a pun (Full=1) ako je stanje brojača 011. U svim ostalim stanjima brojača, oba signala,
Full i Empty, imaju vrednost 0. Dakle:
2.2.8.2 Realizacija na bazi RAM-a
Kao i kod steka, redovi čekanja veće dužine, obično, umesto pomeračkih registara, za smeštanje
podataka koriste RAM i sadrže dva brojača koji ukazuju na početak i kraj reda. Takva jedna struktura
poznata je pod nazivom kružni bafer. Simbolička predstava kružnog bafera prikazana je na Sl. 2‐34.
Uočimo da struktura sa Sl. 2‐35(a) koristi RAM memoriju kapaciteta 1K reči i dva brojača, označena
kao Početak i Kraj. Brojač Početak sadrži adresu najranije upisanog podatka. Uvek kada se zahteva
operacija čitanja, podatak se čita sa adrese na koju ukazuje brojač Početak i postavlja na U/I
magistralu, a brojač Početak se inkrementira. Brojač Kraj sadrži adresu prve prazne lokacije u redu.
Prilikom operacije upisa, podatak se upisuje na lokaciju na koju ukazuje brojač Kraj, a brojač Kraj se
inkrementira. Ukoliko se podaci iz reda češće čitaju nego upisuju, desiće se situacija da bajač Početak
ukazuje na istu lokaciju kao i brojač Kraj, što znači da je red prazan. Sa druge strane, ako se u rad
podaci češće upisuju nego što se čitaju, brojač Kraj koji se inkrementira po modulu 1024, u jednom
trenutku ukazivaće na istu lokaciju kao i brojač Početak, što, međutim, sada znači da je red pun. Da bi
se izbegla dvosmislenost u značenju uslova Početak=Kraj, umesto 10‐bitnih možemo koristiti 11‐bitne
(po modulu 2048) brojače. Za adresiranje se koriste 10 nižih bitova, dok svih 11 učestvuju u
ispitivanju uslova Početak=Kraj. Kod ovakve realizacije, red čekanja je prazan ako su sadržaji oba
brojača identični, a pun ako se sadržaji brojača razlikuju samo na bitu najveće težine.
Sl. 2‐34. Princip rada FIFO‐a na bazi RAM‐a.
Na Sl. 2‐35 prikazana je realizacija FIFO reda koja koristi 1K RAM i dva brojača. Takođe, FIFO sadrži
multiplekser preko koga se bira jedan od brojača kao izvor adrese za RAM i komparator koji poredi
sadržaje brojača. Tabela operacija je prikazana na Sl. 2‐35(a), tabela upravljanja na Sl. 2‐35(b), dok je
na Sl. 2‐35(c) dat konačni šematski izgled FIFO‐a zasnovanog na RAM‐u.
Read/write Enable Operacija
Read/write Enable S CS RWS
64
E
(Početak)
X 0 Bez promene X 0 X 0 X 0 0
0 1 Čitanje 0 1 1 1 0 1 0
1 1 Upis 1 1 0 1 1 0 1
(a) (b)
E
(Kraj)