Komponente digitalnih sistema

More documents

Recommendations

Info

Komponente digitalnih sistema Svrha FIFO‐a je da sačuva podatke upućene potrošaču, koje on trenutno nije u stanju da prihvati, ali koje će u dogledno vreme preuzeti i to u redosledu po kome su oni poslati. Znači, podatak koji je prvi upisan u FIFO, prvi se i čita, itd., kao što je ilustrovano na Sl. 2‐31. Na Sl. 2‐31(a) je prikazan red čekanja nakon što su brojevi 23 i 34 upisani, ali pre nego što je stigao broj 45. Na Sl. 2‐31(b) možemo videti sadržaj FIFO‐a nakon upisa broja 45. Uočimo da je nakon čitanja FIFO‐a, broj 23 odbačen i da je sadržaj reda pomeren za jednu poziciju na dole. Sadržaj reda čekanja nakon pomeranja prikazan je na Sl. 2‐31(c). (a) (b) (c) Sl. 2‐31. Princip rada FIFO‐a: (a) sadržaj reda pre upisa broja 45; (b) sadržaj reda posle upis broja 45; (c) sadržaj reda nakon čitanja broja 23. Na Sl. 2‐32 je prikazan blok dijagram FIFO‐a. U opštem slučaju, FIFO ima m ulaznih linija INi i m izlaznih linija OUTi, gde je 0≤i≤m‐1. Takođe, FIFO ima tri upravljačka signala: Read/write, Enable i Reset. Kada je Read/write=0, na izlazu FIFO‐a postavljen je podatak uzet sa početka reda, tj. podatak koji je najduže u redu čekanja. Kada je Read/write=1, u FIFO se upisuje podatak prisutan na ulazima INi i smešta na kraj reda čekanja. Tipična realizacija FIFO‐a ima još dva statusna signala, Full i Empty, koji se koriste za kontrolu proizvođača i potrošača. Kada je red pun, signal Full ima vrednost 1, što predstavlja upozorenje proizvođaču da će svaki naredni poslati podatak biti odbačen. Kada se red isprazan, signal Empty postaje 1, što predstavlja upozorenje potrošaču da novi podaci još uvek nisu stigli. Sl. 2‐32. Blok dijagram FIFO‐a. 2.2.8.1 Realizacija na bazi pomeračkih registara Imajući u vidu da je unutar reda čekanja redosled pristizanja podataka očuvan, FIFO možemo konstruisati uz pomoć pomeračkih registara u kombinaciji sa brojačem koji će brojati važeće podatke u redu. Takva jedna realizacija FIFO‐a prikazana je na Sl. 2‐33(c), a tabela operacija na Sl. 2‐33(a). Kraj reda je uvek na poziciji Q3 pomeračkih registara, dok se početak pomera za jednu poziciju udesno, pri svakom upisu novog podatka. Pri upisu, podatak se upisuje na poziciju Q3, pomerački registri pomeraju svoj sadržaj za jednu poziciju udesno, a brojač se inkrementira tako da njegov sadržaj ponovo ukazuje na prvo upisani podatak. S druge strane, pri svakom čitanju podatka iz reda, uz 62
Komponente digitalnih sistema pomoć multipleksera, bira se podatak sa početka reda i postavlja na izlaz, a brojač se dekrementira. Uočimo da se pročitani podatak ne poništava, već samo postaje nevažeći, time što je brojač dekrementiran. Na Sl. 2‐33(b) je prikazana tabela upravljanja koja definiše vrednosti internih upravljačkih signala u zavisnosti od izabrane operacije. U toku operacije čitanja, sadržaj pomeračkih registara se ne menja, a brojač broji za 1 unazad. Međutim, u toku operacije upisa, pomerački registri će obaviti pomeranje za jednu poziciju udesno, a brojač će odbrojati za 1 unapred. Brojač, takođe, upravlja izborom podatka prilikom operacije čitanja. U toku inicijalizacije, brojač se postavlja na 1111, tako da njegovo stanje pri upisu prvog podatka u red postaje 0000. Ovakva inicijalizacija brojača je neophodna kako bi se ostvarila pravilno upravljanje multiplekserima, koji zahtevaju vrednosti 00, 01, 10 i 11 na svojim selekcionim ulazima da bi izabrali jedan od izlaza pomeračkih registara. Read/write Enable Operacija Read/write Enable S1 S0 D E X 0 Bez promene X 0 0 0 X 0 0 1 Čitanje 0 1 0 0 1 1 1 1 Upis 1 1 1 0 0 1 (a) (b) (c) Sl. 2‐33. FIFO dužine 4 reči: (a) Tabela operacija; (b) Tabela upravljanja; (c) Šematski prikaz. Na osnovu tabele upravljanja možemo odrediti jednačine preostalih upravljačkih signala: / ∙ / ∙ 63
Page 1 and 2:
Komponente digitalnih sistema ‐ m
Page 3 and 4:
Komponente digitalnih sistema 2.2.3
Page 5 and 6:
Komponente digitalnih sistema konve
Page 7 and 8:
S = fi(X,Y)=fi(xn‐1,yn‐1) … f
Page 9 and 10:
Komponente digitalnih sistema 9 M S
Page 11 and 12: 1.5 Dekoder Komponente digitalnih s
Page 13 and 14: Pr. 1‐1. Sinteza logičkih funkci
Page 15 and 16: Komponente digitalnih sistema (a) (
Page 17 and 18: Komponente digitalnih sistema Sl. 1
Page 19 and 20: Komponente digitalnih sistema zove
Page 21 and 22: Komponente digitalnih sistema binar
Page 23 and 24: Komponente digitalnih sistema najvi
Page 27 and 28: Komponente digitalnih sistema 4-bit
Page 29 and 30: Komponente digitalnih sistema potpu
Page 31 and 32: Komponente digitalnih sistema Na Sl
Page 33 and 34: Komponente digitalnih sistema ROM
Page 35 and 36: 2 Sekvencijalne komponente Komponen
Page 37 and 38: S R Komponente digitalnih sistema (
Page 39 and 40: Komponente digitalnih sistema (a) (
Page 41 and 42: Komponente digitalnih sistema vrać
Page 43 and 44: Komponente digitalnih sistema Vredn
Page 45 and 46: Komponente digitalnih sistema i tra
Page 47 and 48: (a) (b) Komponente digitalnih siste
Page 49 and 50: Komponente digitalnih sistema Na pr
Page 51 and 52: Komponente digitalnih sistema Na sl
Page 53 and 54: Komponente digitalnih sistema tranz
Page 55 and 56: Komponente digitalnih sistema posle
Page 57 and 58: 2.2.7 Stek Komponente digitalnih si
Page 59 and 60: Push/pop Enable Operacija X 0 Bez p
Page 61: (a) Komponente digitalnih sistema P
Page 65 and 66: Komponente digitalnih sistema (c) S
Page 67 and 68: 2.4 Staza podataka 2 Komponente dig
Page 69 and 70: Komponente digitalnih sistema porta
Page 71 and 72: Start Clk Done D2 D1 D0 Q2 Q2' Q1 Q
Page 75: 3 Pitanja 3 Komponente digitalnih s
show all

Komponente digitalnih sistema

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?