1. Einleitung - FG Mikroelektronik, TU Berlin

Kapitel 6 EVL-Unit
in der Registerfile (Counter_RF als RAM-Zelle, 32x13 Bits). Das Rücksetzen der Register
in der Registerfile geschieht aufgrund der RAM-Struktur aber leider nicht in einem Takt,
sondern benötigt so viele Takte wie die Anzahl der Register, nämlich 32.
Nach der Initialisierung geht die FSM in den Wartezustand, hier als „Start“ genannt,
über. Hier muss die FSM ständig nach Request-Signalen „horchen“, selbstverständlich in
der Reihenfolge der vergebenen Prioritäten. Das Prinzip ähnelt dem eines Bus-Arbiters.
Insgesamt gibt es fünf verschiedene Request-Forderungen an die EVL-FSM:
(1) ATN1 feuert und eine oder beide Delays sind di >1, i = 1 oder 2
(2) ATN2 feuert und eine oder beide Delays sind di >1, i = 1 oder 2
(3) Ein BP-Neuron wurde mit einer Verzögerung Fire-Next >1 berechnet
(4) Die Daten des Blockes [TS+1] in der Eventliste (EVL-Speicher) müssen zur
SNT-Unit (bei ASN, 1. Zeile) und TNT-Unit (bei ASN, 2. Zeile und bei BP-
Neuronen) übertragen werden
(5) Die Zeitscheibe wechselt, d. h. TS erhöht sich um eins.
Da es bei der „Integrate_and_Fire Unit“ (IFU) zwei Prozessoreinheiten PE1 und PE2 gibt,
die zwei ATN parallel behandeln können, sind hier ATN1 und ATN2 Neuronen gemeint,
die in den genannten Prozessoreinheiten im Augenblick in Behandlung stehen.
Das Schreiben eines ASN und der zugehörigen Empfängerparameterzeile (Fall 1 oder 2)
benötigt insgesamt 5 Takte. In den ersten drei Takten werden die entsprechenden Daten
und Adressen vorbereitet. Im Takt 4 und 5 (insgesamt zwei Zeilen) werden die vorbereitete
Informationen zum SRAM (EVL) geschickt. Parallel wird im Takt 5 der ausgelesene
Zähler um 2 inkrementiert und in das entsprechende Register in der Registerfile
(Counter_RF, Bild 6.4) zurückgeschrieben. Das Schreiben eines BP-Neurons (Fall 3)
erfordert hingegen nur 4 Takte, da es keine Parameterzeile besitzt. Das Entleeren des
Blockes [TS+1] geschieht in Abhängigkeit vom Zählerstand eines Dekrementierers (Fall
4). Ist dieser Stand größer 0, dann sollte der Block [TS+1] erst ausgelesen werden, wenn es
keine andere Requests gibt. Das bedeutet, dass diese Request die niedrigste Priorität hat.
Bei jedem dieser Auslesevorgänge werden stets zwei Zeilen geholt. Insgesamt benötigt
diese Prozedur auch 5 Takte. In den ersten beiden Takten werden die Lese-Adressen
generiert. In Takt 2 und 3 werden die generierten Adressen an den SRAM angelegt und in
den letzten beiden Takten die Daten abgeholt. Das Entleeren eines Blockes funktioniert
nach dem „Last-In-First-Out“-Prinzip, d.h. das zuletzt eingetragene Datum wird nun zuerst
wieder ausgelesen. Der Zähler läuft also rückwärts und heißt deshalb Dekrementierer. Zu
SPINN-Chip: NTC/TNC-Modul 53