Kapitel 10 Zusammenfassung neuronalen Netzen ist ihre spärliche Aktivität, die die Simulationen der Netze in Echtzeit, mit Zeitschritten von etwa einer Millisekunde, erst möglich macht. Bild 10.1: NTC/TNC-Modul SPINN-Chip: NTC/TNC-Modul 88
Kapitel 10 Zusammenfassung Aufgrund der oft geänderten Anforderung (Systemspezifikation) an dieser Arbeit, musste häufig von der tieferen Entwurfsebene (hier: RTL-Ebene) zu einer höheren Ebene (Systemebene) zurückgekehrt werden (Bottom-Up-Methode). Insbesondere stand immer wieder die Frage im Raum, ob die beiden Populationsmatrizen bei der SNT-Unit bzw. TNT-Unit als Makrozellen realisiert werden sollen. Zum Teil hat sich dadurch die Entwurfszeit verlängert. Schließlich wurden nach 2 Wochen Einarbeitungszeit am ADS- Design-Tool-Kit von Alcatel die RAM-Makrozellen für die Registerfiles generiert. Das NTC/TNC-Modul hat mit Leichtigkeit die geforderte Taktfrequenz von 100 MHz des SPINN-Chips erreicht und lässt sich sogar bis 142 MHz betreiben. Einige technische Daten und Ergebnisse der drei Submodule und des NTC/TNC-Moduls werden in der Tabelle 10 zusammgefasst. Detaillierte Constraints und Ergebnisse bei der Synthese mit Synopsys findet man im Anhang. Dort befindet sich auch die gesamte Schaltung in VHDL- Code. EVL_Unit SNT_Unit TNT_Unit NTC/TNC -Modul Frequenz (in MHz) Area Power (in Fläche eines NAND-Gatters) (in mW) Comb. Noncomb. gesamt Cell Int. Net Switch. Gesamt Makro 125 3424 5686 9110 36,6 71,1 107,7 98 150 3532 5700 9232 44,8 85,9 130,7 117 125 1057 5346 6403 6,4 13,2 19,6 225 150 1252 5349 6601 7,9 15,9 23,8 270 125 3843 8514 12357 32,0 74,3 106,3 225 150 4013 8512 12525 38,5 90,0 128,5 270 125 8277 19575 27852 71,0 161,6 232,6 548 142 8502 19599 28101 82,5 184,7 267,2 625 Tabelle 10: Synthese-Ergebnisse des NTC/TNC-Moduls und dessen Submodule Es muss an dieser Stelle erwähnt werden, dass die Angaben zur Fläche in der Tabelle 10 nur die Gatter betreffen. Der Anteil der Verbindungsleitungen wurde nicht betrachtet. Bei den Verlustleistungen ist nur der dynamische Teil angegeben, dieser besteht aus „Cell Internal Power“ und „Net Switching Power“. Der zuerst genannte Teil wird von einer Zelle selbst verbraucht, weil während des Schaltens für sehr kurze Zeit beide Transistoren (P- Kanal und N-Kanal) leiten, dabei kann ein Strom von „Vdd“ zu „Gnd“ fließen und verursacht dadurch einen Verbrauch. Bei schnellen Schaltzeiten ist dieser Teil klein, aber SPINN-Chip: NTC/TNC-Modul 89