{V}erifikation der diskreten - Embedded Systems Group

Die Umsetzung der Implementierung in einen zur Verifikation geeigneten Formalismus ist keinso großes Problem, da sie oftmals schon in einem maschinenlesbaren 1 Format wie z.B. VHDLvorliegt.Die Verifikation von Hardware ist auch dann notwendig, wenn eine Schaltung in irgendeinerHinsicht optimiert wurde. Es muß sichergestellt sein, daß sich die optimierte Schaltung für alleEingaben und alle Zeiten genauso verhält wie die ursprüngliche Schaltung. Es ist jedochgenauso wichtig, auch die VHDL-Programme, welche Ausgangspunkt der Synthese sind, zuverifizieren.Zur Verifikation von Hardware existieren verschiedene Verifikationsarten, wie die horizontaleoder die vertikale Verifikation sowie verschiedene Verifikationsformalismen [6,7]. Besonderswichtig sind temporale Logiken wie CTL, LTL oder CTL* [9]. Im nächsten Abschnitt solleiner dieser Formalismen, nämlich die temporale Logik CTL beschrieben werden.3. CTLBei temporalen Logiken wie CTL [10] werden Systeme durch sogenannte Kripke-Strukturenmodelliert. Ein Beipiel einer Kripke-Struktur zeigt Abb. 1.a ba ba ba bAbb. 1: Kripke Struktur zur SystemmodellierungEine solche Struktur besteht aus endlich vielen Zuständen, welche durch Transitionenmiteinander verbunden sind. Jeder Zustand beschreibt einen Systemzustand und ist mit denVariablen markiert, die in dem Zustand gelten sollen. Die Markierung entspricht einerEingabebelegung sowie der Belegung eines internen Zustands.Jeder Pfad entspricht dem Ablauf des Systems unter einer Eingabesequenz. Jeder Zustand istein Systemzustand. Die Variablen, welche in einem Zustand gelten, beschreiben diesenZustand, wobei es möglich ist, daß verschiedene Zustände dieselben Variablen aufweisen1Ein solches maschinenlesbares Format muß eine eindeutig definierte Syntax, sowie eine eindeutig definierte Semantik haben. BeiVHDL existiert derzeit offiziell allerdings nur eine informelle Semantik.8