Deliverables and Services - IHP Microelectronics

A u S G e w ä H L t e p r o J e K t e – S e L e C t e d p r o J e C t S
Abb. 7: IEEE 802.15.4a IR-UWB drahtloses Kommunikationssystem. Fig. 7: Ieee 802.15.4a IR-uWB wireless communication system.
Preamble wird 16, 64, 1024 oder 4096 mal wiederholt.
Der Empfänger kann kohärent und nicht-kohärent implementiert
werden. Schwerpunkt ist dabei der nicht
kohärente Empfänger, in dem die Empfangsenergie
über ein Zeitintervall eingesammelt und keine Phasenrückgewinnung
vom Träger benötigt wird.
Die meisten Basisbandfunktionen wie z. B Kanalkodierung
& Dekodierung, Modulation & Demodulation,
Burstgenerierung, Korrelationen und Synchronisation
sind mit einer Taktrate von 31,25 MHz realisiert um die
Stromaufnahme zu reduzieren. Nur eine kleine Schaltung
wird mit der 500-MHz-Rate betrieben um die digitalen
Signale auf das RF-Frontend zu liefern.
Neben einer Siliziumchipentwicklung für den Standard
IEEE.802.15.4a wird eine Diskretkomponentenlösung
entwickelt. Das vollständige Basisband mit dem Sender
und Empfänger ist bereits als FPGA Lösung mit dem
Virtex-5 LXT/SXT PCI Express Board bereit. Ein erster
RF-Chip ist vorhanden, der in vielen Hinsichten die Anforderungen
erfüllt.
Das Endziel ist dabei die Erarbeitung einer Einchiplösung,
bei der alle in Abb. 7 veranschaulichten Komponenten auf
einem Chip integriert werden. Um dieses Ziel zu erreichen,
wird im Empfänger eine Integratorschaltung verwendet,
worin die Empfangsenergie über ein Intervall von 16 ns
eingesammelt wird. Dieses ermöglicht es, einen langsamen
A /D-Wandler einzusetzen, um ein 250 MHz breites Empfangssignal
mit 62,4 MHz abzutasten.
Für die Synchronisation werden zwei Korrelatoren verwendet,
wobei einer um einen Abtast-Wert gegenüber
dem anderen verzögert ist. Dieses System erzielt eine
Synchronisationsgenauigkeit von 16 ns und kann die
benötigte Bitfehlerwahrscheinlichkeit für ein geringes
Signal-Rausch-Verhältnis erreichen.
of it and finally it is repeated 16, 64, 1024 or 4096
times. the receiver can be implemented in two different
ways coherently or non-coherently. Focal point
on a simpler non-coherent receiver where the receive
energy is collected over a certain time interval and no
phase recovery of the carrier is necessary.
Most of the baseband signal processing algorithms
such as channel coding, decoding, modulation, demodulation,
burst generation, correlation and synchronisation
are realised with the clock rate of 31.25 MHz
for reducing power consumption. only a small part is
operating at 500 MHz clock to deliver the digital signal
to the radio frequency (RF) front end at that rate.
Beside making a chip design, an off-shelf component solution
is developed. the complete baseband containing
transmitter and receiver is implemented with Virtex-5 lXt /
SXt pCI express Board and a first RF chip is already developed
showing full functionality in a number of respects.
the final goal is to develop a one chip solution where all
components shown in Fig. 7 are integrated with competitive
low power consumption. to achieve this, the receiver
uses an integrating circuitry in which the receive signal
is accumulated within 16 ns and as a consequence the
following analogue to digital converter samples the 250
MHz bandwidth signal at the rate of 62.4 MHz.
the synchronisation is performed with two correlators
with one being delayed by one sample compared to
the other one. this scheme offers a synchronisation
accuracy of 16 ns and can achieve the required bit error
rate performance for lower signal to noise ratio.
A n n u A l R e p o R t 2 0 0 9
9